Sécurité matérielle

L'équipe aborde le problème de la sécurité matérielle en proposant des solutions matérielles, les outils de CAO associés et des méthodologies. Plus précisément, nous nous concentrons sur les aspects suivants :

1. L'élaboration d'une méthodologie de conception pour prototyper efficacement et rapidement des algorithmes cryptographiques sur matériel, en prenant en compte plusieurs paramètres, tels que la fréquence, la surface, etc. La méthodologie repose sur une bibliothèque fournie de blocs de base pour la cryptographie. Plus précisément, en utilisant cette méthodologie, nous avons proposé une réalisation matérielle de l'algorithme AEGIS qui participe à la compétition CAESAR organisée par le NIST. Nous avons également proposé plusieurs implantations de chiffrement authentificé et calcul sur courbe elliptique selon des contraintes de débit, fréquence et surface;
2. Les attaques par canaux cachés pour mesurer la vulnérabilité de nos architectures ou proposer des solutions de vérification visant à établir des contre-mesures efficaces;
3. Le développement d'un FPGA sécurisé utilisant la logique WDDL et le flot de conception associé, intégrant un analyseur de puissance basé sur la simulation;
4. L'élaboration d'un ensemble de méthodes d'obfuscation pour équiper les circuits intégrés analogiques d'une capacité empêchant la rétroingénierie et la contrefaçon;
5. Le développement de circuits radio fréquence (RF) à détection de spectre utilisés pour balayer le spectre et détecter les attaques par RF.

Fiabilité des systèmes intégrés

Les activités de recherche de l'équipe sur les circuits et systèmes fiables comprennent :

1. Le développement d'algorithmes innovants pour la synchronisation complète d'un générateur d'horloges distribué dans de larges SoCs;
2. L'analyse des phénomènes de vieillissement et d'électromigration en vue d'une conception pour la fiabilité;
3. Le diagnostique et l'analyse de défaillance des SoCs mixtes analogiques-numériques en vue d'améliorer le processus de fabrication et d'augmenter le rendement, afin de faciliter le débogage sur silicium et d'identifier les sources des défaillances en fonctionnement et ainsi d'améliorer la sureté des prochaines générations de circuits;
4. La conception en vue du test et de l'auto-test intégré dans les circuits mixtes afin de réduire les coûts de fabrication liés au test et d'améliorer la qualité fianle;
5. La réutilisation de l'infrastructure d'auto-test intégré d'exploitation, en particulier dans le contexte de la sureté critique et des applications critiques, afin d'effectuer le test en ligne pendant une mise en veille ou même en fonctionnement;
6. L'auto-étalonnage et l'auto-réparation des circuits mixtes et systèmes afin d'augmenter le rendement après fabrication en intégrant la tolérance aux pannes et l'adaptation à l'environnement en fonctionnement.

Conception et outils de CAO pour les systèmes hétérogènes

Les activités de recherche de l'équipe sur la conception et les outils de CAO pour les systèmes hétérogènes comprennent :

1. Le flot de synthèse de circuits analogiques guidé par le concepteur. Ce flot CAO est entièrement contrôlé par le concepteur et offre une approche de conception intuitive. Il capture automatiquement les connaissances du concepteur et génère la procédure de conception de l'IP et la vue physique, assurant ainsi la cohérence et la précision. En utilisant à la fois des approches basées sur la simulation et sur le savoir-faire, on aborde à la fois le dimensionnement et la génération de la vue physique. Le flot a été utilisé avec succès pour synthétiser des transconducteurs et des convertisseurs analogiques-numériques (ADC) à la pointe de la technologie;
2. Des IPs RF à faible puissance. En s'appuyant sur son expérience dans les domaines de la modulation sigma-delta et des circuits intégrés RF, l'équipe a développé une méthodologie de conception innovante dédiée à la réalisation d'émetteurs-récepteurs RF à faible puissance et multi-standards à la pointe de la technologie, communicant avec les capteurs sans fil avoisinants, en utilisant le standard de communication le plus approprié, de manière dynamique. Cela nécessite de préciser avec beaucoup de soin les plages de fonctionnement de l'émetteur-récepteur RF et de contrôler les différents modes opératoires avec de la logique numérique reconfigurable efficace et dédiée;
3. La récupération et la gestion de l'énergie à micro-échelle. Les dispositifs IoT souffrent encore de perte d'énergie, ce qui ralentit le développement massif à grande échelle des réseaux de systèmes hétérogènes communicants, composés de capteurs, d'une unité de traitement et d'un émetteur-récepteur RF. La solution à ce problème est de collecter l'énergie directement sur la puce afin d'optimiser les sources d'énergie et pour gérer efficacement la disponibilité de l'énergie. Depuis 2007, CIAN a développé des méthodes, des IPs et des interfaces pour gérer les sources d'énergie à micro-échelle et les intégrer dans des SoCs à faible puissance. Un résultat notable est la conception d'un MEMS à récupération d'énergie par vibrations électrostatiques;
4. Le prototypage virtuel de systèmes hétérogènes à haut niveau d'abstraction. Depuis 2007, et en tant que membre de l'Accellera Systems Initiative, CIAN a participé à la spécification, au Language Rule Manual (LRM) et au guide de l'utilisateur pour l'extension analogique et mixte de SystemC. CIAN a une grande expérience dans la modélisation et la simulation de systèmes hétérogènes à haut niveau d'abstraction. Cela a permis la conception d'un environnement de prototypage virtuel multidisciplinaire unifié mais flexible basé sur SystemC. Cet environnement permet la simulation d'un système hétérogène complexe dans son ensemble, pour lequel chaque composant (quel que soit son domaine, c'est-à-dire numérique, analogique, RF, optique, fluidique) est décrit et résolu en utilisant le modèle de calcul le plus approprié (Model of Computation MoC).

Architectures reconfigurables

L'équipe travaille sur les architectures internes des FPGA et surtout les réseaux d'interconnexion de type arbre. Le premier objectif est de développer une architecture haute performance pour FPGA intégrée dans un SoC (eFPGA). Nous avons proposé une architecture de réseau mixte basée sur un maillage en arbre (Tree of Mesh). Nous cherchons également à optimiser l'architecture pour la mise en oeuvre d'applications spécifiques. Des études ont été menées pour développer des architectures d'arbres en 3D. Toutes les études ont été faites du côté matériel comme logiciel en développant des architectures et les outils associés (placeur, routeur, partitionneur, etc.). L'orientation actuelle concerne le flot de configuration pour des systèmes multi-FPGA. L'équipe a également conçu et fabriqué des récepteurs RF reconfigurables qui peuvent s'adapter à plusieurs normes de communication sans fil fonctionnant dans différentes bandes de fréquences.

Microélectronique & société

La microélectronique, une technologie fondamentale qui sous-tend une grande partie du monde numérique, a des ramifications sociales importantes. Contrairement à d'autres groupes de recherche en microélectronique, l'équipe CIAN examine les interactions entre les technologies numériques et les groupes sociaux. Un thème important est l'étude de l'innovation en microélectronique, notamment la loi de Moore. Le groupe étudie l'impact de la microélectronique et de la fabrication des ordinateurs sur la santé professionnelle et la pollution de l'environnement. Il examine également l'histoire intellectuelle des concepts sous-jacents aux techniques numériques, telles que l'histoire de la logique informatique et des dispositifs spécifiques tels que les effets de champ et les transistors bipolaires. L'équipe de recherche s'intéresse également à la conception technologique "transparente". La sécurité informatique est essentielle pour de nombreux aspects de notre société. La sécurité dépend de logiciels sécurisés ainsi que du matériel sécurisé. Le comportement des circuits peut être modifié par de petits changements dans le code du flot de génération du circuit. En utilisant des logiciels libres pour générer la vue physique des circuits, on permet la maîtrise complète de la conception et ainsi on peut détecter d'éventuelles modifications malveillantes. Le logiciel libre est également intéressant pour rendre accessible à tous la fabrication de circuits peu coûteux. Cela motive les efforts que l'équipe met dans le logiciel libre pour la CAO VLSI. Sur le plan numérique, le placement et le routage ont été fortement améliorés, sur la base de nouveaux algorithmes (Projet Coriolis). Du côté analogique, nous avons profité des améliorations numériques pour travailler sur un outil de placement/routage pour circuits analogiques et mixtes dont l'importance augmente dans l'IoT pour recevoir et transmettre des données et pour interfacer des données physiques avec le processeur numérique.