CIRCUITS À CAPACITÉS COMMUTÉES FONCTIONNANT EN MODE "RAIL-TO-RAIL" À TRÈS BASSE TENSION

Mohamed Dessouky

LIP6 - ASIM - Université de Paris VI
4 place Jussieu
75252 Paris cedex 05, France
Mél : Mohamed.Dessouky@lip6.fr

Andreas Kaiser

IEMN - ISEN - UMR CNRS 9929
41, Bld. Vauban
59046 Lille, France
Mél : Andreas.Kaiser@isen.fr

1 Introduction

Une des difficultés majeures des circuits analogiques CMOS fonctionnant à très faible tension d'alimentation est la forte résistance série des interrupteurs type CMOS au centre de la dynamique utile, c.a.d. autour de $VDD/2$. Ce papier présente une technique de bootstraping localement contrôlé de la tension de grille, introduite dans [1], appliquée à certains interrupteurs d' un circuit à capacités commutées. Associée à un décalage des tensions mode-commun en entrée des amplificateurs [2], cette technique permet des excursions du signal utile allant de la tension d'alimentation négative à la tension d'alimentation positive avec seulement un circuit bootstrap par amplificateur. Il est ainsi possible d'obtenir un rapport signal à bruit maximal pour une consommation donnée du circuit. De plus, le schéma de bootstraping contrôlé maintient la différence de potentiel entre la grille et la source de l'interrupteur constante, quelque soit la tension signal appliquée. On évite ainsi le claquage de l'oxyde de grille, même si la tension de grille dépasse la tension d'alimentation normalement autorisée pour la technologie considérée. La conductance de l'interrupteur ainsi que la quantité de charge injectée à la coupure sont également maintenus constantes, ce qui réduit fortement la distorsion harmonique.



FIG. 1: Circuit de base

Ce principe a été appliqué à un filtre biquadratique à capacités commutées. Les simulations montrent une distortion pire-cas de -89 dB pour les modèles lents de la technologie utilisée [3].

2 Circuit bootstrap

La figure (1) montre la technique bien connue du bootstraping de grille-source. Le schéma au niveau transistor est montré figure (2). Les transistors MN1, MP2, MN3, MP4 et MN5 correspondent aux cinq interrupteurs S1-S5 de la figure (1) respectivement. Les autres transistors ont été ajoutés pour étendre le fonctionnement de tous les interrupteurs de VSS à VDD tout en limitant toutes les tensions grille-source à VDD [1]. Pendant la phase d'horloge ϕ_2, la capacité C_{offset} est préchargée à VDD. L'interrupteur MNSW est alors coupée. L'effet *bootstrap* se produit lors de la phase d'horloge ϕ_1. L'électrode négative de C_{offset} est connectée au noeud d'entrée. L'électrode positive établit alors un potentiel de $v_{in}+VDD$ sur la grille de l'interrupteur MNSW (noeud G) via l'interrupteur MP2. La tension maximale sur ce noeud de $2VDD$ est atteinte dans le cas où la tension d'entrée est proche de VDD.



FIG. 2: Circuit proposé

Les grilles de MN1, MN6 et MP4 sont également connectées au noeud G afin de permettre un bon fonctionnement de l'ensemble du circuit. Le transistor MNT5 sert lui de protection pour MN5 afin de limiter la tension drain-grille maximale à VDD.

3 Architecture modifiée de la section biquadratique

L'architecture de la section biquadratique est montrée figure (3) [3]. Le mode commun en entrée des amplificateurs est à VSS. Il est ainsi possible d'utiliser une paire différentiel PMOS pour le premier étage de l'amplificateur. L'ensemble des interrupteurs commutent des tensions vers VDD ou VSS à l'exception des interrupteurs connectés à l'entré et aux sorties des amplificateurs opérationnels où des interrupteurs *bootstrap* sont utilisés. Les capacités CCM1 et CCM2 permettent de compenser le décalage en mode-commun entre les entrées et sorties des amplificateurs.

4 Conclusion

La technique proposée permet de faire fonctionner des circuits à capacités commutées à très faible tension d'alimentation. Elle emprunte des techniques proposées dans le cadre des AOPs commutés, mais permet en plus une dynamique maximale sur le noeud d'entrée et évite les transitoires liés à la mise en route des amplificateurs à chaque cycle d'horloge. Elle aide aussi fortement à réduire la distortion harmonique liée aux interrupteurs. Un circuit expérimental complet est en cours de réalisation.

Références

[1] M. Dessouky and A. Kaiser, "Input Switch Configuration Suitable for Rail-to-Rail Operation of Switched-Opamp Circuits," *IEE Electronics Letters*, vol. 35, pp. 8–10, Jan. 1999.

[2] A. Baschirotto and R. Castello, "A 1 V 1.8-MHz CMOS Switched-Opamp SC Filter with Rail-to-Rail Output Swing," *IEEE Journal of Solid-State Circuits*, vol. 32, pp. 1979–1986, Dec. 1997.

[3] M. Dessouky and A. Kaiser, "Rail-to-Rail Operation of Very Low Voltage CMOS Switched-Capacitors Circuits," in *Proc. International Symposium on Circuits and Systems*, 1999.



FIG. 3: Circuit modifié de la section biquadratique