

COMPOSANTS ANALOGIQUES DÉFORMABLES POUR CAIRO+

Vincent BOURGUET Marie-Minerve LOUËRAT Alain GREINER

Département ASIM, laboratoire LIP6, Université Pierre et Marie CURIE
4, place Jussieu, 75252 Paris Cedex 05
{Vincent.Bourguet, Marie-Minerve.Louerat,
Alain.Greiner}@lip6.fr

RÉSUMÉ : Le langage CAIRO+ permet de développer des générateurs de fonctions analogiques réutilisables. La généricité permise par CAIRO+ porte à la fois sur les fonctionnalités électriques, et sur le procédé de fabrication. Cet article présente le principe général des générateurs de devices déformables utilisés par CAIRO+. Les devices sont les composants élémentaires tels que les capacités, les résistances, les transistors élémentaires instanciés par les fonctions analogiques. Les générateurs de devices s'appuient sur l'approche de dessin symbolique sur grille fixe déjà expérimentée avec succès pour les circuits numériques dans la chaîne de CAO Alliance. On illustre ce principe sur l'exemple du device BICAPA qui génère deux capacités appariées.

Mots-clefs : Circuits analogiques intégrés réutilisables, migration technologique, dessin symbolique.

I – PROBLÉMATIQUE

CAIRO+[1] est un environnement de conception de fonctions analogiques réutilisables, développé au laboratoire LIP6. Il permet de concevoir des générateurs de fonctions analogiques portables sur différents procédés de fabrication, et acceptant une large gamme de spécifications fonctionnelles. Le premier niveau de généricité porte sur l'utilisation d'un même générateur pour réaliser des fonctions analogiques possédant le même schéma de principe, mais répondant à des spécifications fonctionnelles différentes. Pour un même schéma de principe, la valeur d'une capacité élémentaire peut par exemple varier d'un facteur 10 entre deux utilisations du générateur, ce qui implique une variation équivalente pour la surface occupée par cette capacité. Le second niveau de généricité concerne le choix du procédé de fabrication : La surface nécessaire pour réaliser une capacité d'une valeur donnée dépend fortement du procédé de fabrication. Ici encore, la variation peut facilement atteindre un facteur 10. De plus, lors du passage d'une technologie à une autre, il arrive que les surfaces occupées par différents composants élémentaires n'évoluent pas dans le même sens.

Un générateur de fonction analogique - et en particulier la partie du programme chargée de la génération du dessin des masques - est donc confronté au problème de l'assemblage d'objets de tailles extrêmement variables, et qui ne varient pas toutes selon la même tendance. Heureusement, il existe un degré de liberté qui peut être exploité par le générateur : pour un procédé de fabrication donné, et pour une valeur électrique imposée, une capacité élémentaire a une surface constante, mais peut avoir plusieurs formes possibles. Il en va de même pour les transistors : pour un procédé de fabrication donné, et pour des caractéristiques électriques définies par la longueur L et la largeur W du canal, il existe plusieurs formes. En effet, les transistors analogiques ont souvent une structure "en peigne", et on peut faire varier le facteur de forme en faisant varier le nombre de dents du peigne. Ici encore, la surface est à peu près constante, mais on peut jouer sur le rapport largeur/hauteur. Les composants analogiques sont donc des objets déformables : Le choix des caractéristiques électriques et du procédé de fabrication fixe la surface, mais pas le rapport de forme.

Nous appelons "devices" ces composants analogiques élémentaires, et nous présentons dans ce papier le principe des générateurs de "devices" déformables de CAIRO+.

II – PRINCIPE GÉNÉRAL DE CONCEPTION D’UN DEVICE

Le langage CAIRO+ propose une méthode de conception hiérarchique, telle qu’un module analogique puisse être instancié par un autre module de niveau plus élevé. Le device est l’élément de base de la structure hiérarchique. Un circuit analogique requiert une grande précision sur le dessin des masques des composants élémentaires. Il faut donc que le dessin des masques d’un device soit défini avec une précision égale au pas de la grille physique du procédé de fabrication choisi. En revanche, l’objectif de migration technologique incite à employer une technique de dessin symbolique[2] sur grille fixe, qui a fait ses preuves pour les bibliothèques de cellules numériques de la chaîne Alliance. Dans cette approche symbolique, on dessine des fils "sans épaisseur" (et donc indépendants du procédé de fabrication) entre les noeuds d’une grille dont le pas constant est ajusté tout à la fin, lors du choix du procédé de fabrication. En général, le pas de la grille symbolique correspond à une dizaine de pas de la grille physique du fondeur. On cherche donc à combiner les deux approches pour dessiner les éléments actifs (transistors, capacités, résistances, etc.) avec la précision maximale, tout en conservant la souplesse de l’approche symbolique pour le dessin des interconnexions.

Un device est généralement construit comme un aboutement de motifs. Par exemple, un transistor en peigne est construit par aboutement des motifs élémentaires que constituent les dents du peigne. Une capacité est réalisée par réplication de motifs élémentaires (capacités unitaires mises en parallèle). A la différence des devices, les motifs sont donc des éléments indéformables (pour une spécification et une technologie données). Ils sont dessinés directement sur la grille fondeur. En revanche, on utilise l’approche symbolique pour effectuer le placement relatif de ces motifs et le routage inter-motif. En conséquence, la boîte d’aboutement d’un motif doit se trouver sur la grille symbolique. Ainsi, un motif est défini par :

- Une vue physique réelle : Elle décrit le dessin des masques du motif sur la grille physique.
- Une vue physique symbolique : Elle définit la boîte d’aboutement du motif sur la grille symbolique, et une liste de références (points de connexion) utilisés pour le routage.

Le dessin d’un device est donc le résultat d’un aboutement particulier des motifs qui le constituent et d’un routage symbolique qui s’appuie sur les références mises à disposition par les motifs. Les différentes formes possibles d’un device (pour une spécification électrique et un procédé de fabrication donnés) sont obtenues par différents arrangements des motifs à l’intérieur du device.

III – EXEMPLE DU DEVICE BICAPA

III-1 – Présentation générale

Le device BICAPA représente deux capacités appariées. Cet appariement permet une grande précision sur le rapport entre ces deux capacités. Pour optimiser l’appariement, C1 et C2 sont chacune composées d’un certain nombre de capacités élémentaires carrées. Une matrice est alors construite en essayant de mélanger au maximum les N1 capacités formant C1, et les N2 capacités formant C2, dans le but de respecter une géométrie centrée. Il y a quatre motifs, dont l’interface physique est différent pour alléger l’algorithme du routage inter-motif :




FIG. 1 – Schéma électrique réalisé par le device BICAPA




FIG. 2 – Motifs utilisés

Ces motifs contiennent toute l’expertise technologique. En particulier, ils se doivent de respecter les règles de dessin exigées par le procédé de fabrication. Ces règles peuvent intervenir à l’intérieur même du motif, mais aussi lors de l’aboutement avec un motif voisin. La distance entre les masques internes du motif et sa boîte d’aboutement est donc déterminée par les contraintes suivantes :

- Les règles de dessin doivent être respectées entre motifs voisins.
- La boîte d'aboutement se trouve sur la grille symbolique.

La valeur C_{elem} de la capacité élémentaire est commune à C1 et C2. Dès lors, le rapport C1/C2 est défini par le rapport N1/N2. Les paramètres du générateurs sont donc C_{elem} , N1 et N2. Le routage interne au device est décrit de façon procédurale sur la grille symbolique, et utilise la bibliothèque de fonctions GENLIB[3] de la chaîne Alliance.

III-2 – Déformabilité du device

Lors de la génération effective du dessin des masques d'un circuit complet avec CAIRO+, le concepteur impose une contrainte géométrique globale, par exemple, la hauteur maximale. Celle-ci est répercutée dans la hiérarchie fonctionnelle jusqu'aux devices[4] qui prennent alors la forme la mieux adaptée. Dans le cas du device BICAPA, c'est en modifiant le nombre de colonnes de la matrice que l'on déforme le layout. Un simple changement dans le placement relatif des motifs permet donc de déformer le device et il n'est pas nécessaire de modifier leur dessin des masques. De plus, l'aboutement et le routage étant deux opérations effectuées de façon symbolique, il est particulièrement aisé de les rendre interdépendantes. Ainsi, l'algorithme de routage est constant quelle que soit la forme finale du device.

Nous allons maintenant présenter différents résultats obtenus par cette méthode. La figure 3 présente deux formes possibles pour un rapport C1/C2 = 7/9. À gauche, la hauteur (on parlera de DY) imposée au device est de 160 μ m contre 130 μ m à droite. La technologie utilisée ici est une technologie 0,6 μ m.




FIG. 3 – BICAPA : N1=7 et N2=9, C_{elem} =0.3pf, techno 0.6

Sur cette figure, la capacité élémentaire est de 0.3pf. Si on change cette valeur, la taille de chacun des motifs sera évidemment affectée et le DY imposé n'entraînera pas la même géométrie globale pour la matrice. Par exemple, sur la figure 4, les contraintes de forme sont les mêmes, seule la valeur de la capacité élémentaire a été modifiée et elle vaut désormais 0.1pf. Notons que les figure 3 et 4 respectent les proportions.




FIG. 4 – BICAPA : N1=7 et N2=9, C_{elem} =0.1pf, techno 0.6




FIG. 5 – BICAPA : $N1=50$ et $N2= 50$, $C_{elem}=0.05\text{pf}$, techno 0.35

III-3 – Fonction de forme

Nous avons vu que pour un procédé de fabrication et des contraintes électriques donnés, le device pouvait prendre un certain nombre de formes. On peut alors définir une fonction de forme qui présente les différentes réalisations du device sous la forme $DY=f(DX)[5]$, où DY et DX sont respectivement la hauteur et la largeur du device. Évidemment, celle-ci est modifiée dès lors que l'on intervient sur l'un des paramètres ($N1$, $N2$, C_{elem} , techno pour le générateur BICAPA). Cette fonction de forme est utilisée par CAIRO+ dans la phase d'optimisation du placement relatif des différents composants d'un module analogique. La figure 6 illustre la fonction de forme relative aux figures 3 et 4. L'unité est le micromètre.




FIG. 6 – Fonction de forme pour $N1 = 7$, $N2 = 9$

L'exemple suivant illustre le mécanisme de migration technologique. Lorsque l'on change de procédé, la capacité surfacique et la capacité périmétrique sont modifiées. Ceci se répercute fatalement sur la taille des capacités élémentaires et donc sur celle du device complet. Sur la figure 5, le device a été généré sur une technologie $0,35\mu\text{m}$. La capacité élémentaire de 0.05pf est physiquement représentée par un carré de $30,3\mu\text{m}$ de côté. Avec la technologie $0,6\mu\text{m}$ un carré de $7\mu\text{m}$ de côté serait suffisant. Par ailleurs, on illustre ici le cas particulier d'un rapport $C1/C2$ unitaire pour lequel la répartition des capacités élémentaires devient tout à fait intéressante. On remarque en effet que le mélange des capacités élémentaires de $C1$ et de $C2$ est total et l'appariement devient optimal. Enfin, on a imposé au device un DY tel que la matrice soit carrée.

IV – CONCLUSION

Tout générateur de module analogique doit être capable de prendre en compte les grandes variations géométriques des composants élémentaires. Nous avons montré comment CAIRO+ résout cette difficulté en s'appuyant sur l'approche de dessin symbolique sur grille fixe de la chaîne de CAO Alliance, tout en permettant un contrôle extrêmement précis des caractéristiques électriques de ces composants.

RÉFÉRENCES

- [1] *Conception en vue de la réutilisation de circuits analogiques*, Mohamed Dessouky, Thèse, Laboratoire LIP6/ASIM, 2001.
- [2] *A symbolic layout view in edif for process independant design*, Alain Greiner et Jean-Pierre Leroy, Fourth European Edif Forum. Dasbury, Cheshire, RU, 1990.
- [3] *Outils d'aide au développement de bibliothèques VLSI portables*, Frédéric Pérot, Thèse, Laboratoire LIP6/ASIM, 1994.
- [4] *Placement optimal d'objets déformables dans l'environnement de conception analogique CAIRO+*, Pierre Nguyen Tuong, GDR CAO, Paris, 2002.
- [5] *An automatic layout generator for analog circuit*, J.D. Conway et G.G. Schrooten, Proc. European Design Automation Conf., pages 513-519, 1992.