Contexte

Une architecture cognitive peut être imaginée comme un système de contrôle générique inspiré par les théories scientifiques à la base du processus cognitif [1]. Le système cognitif peut être décrit par deux systèmes (Dual Process Theory [2]) un rapide, automatique et inconscient, et un lent, non-automatisé et conscient. Un paradigme d’architecture cognitive est proposé par Gudwin et al. [3], mais il reste une approche logicielle basée sur la plateforme CST [4]. Comment imaginer une architecture matérielle qui puisse implémenter ces modèles logiciels ? Quelles seront les limites ? Quelles performances (en terme de latence, précision, consommation) peut on espérer ?

Aujourd’hui les systèmes embarqués et les systèmes sur puce sont conçus à partir de contraintes algorithmiques exploitant à la fois l’hétérogènéité et la programmation au niveau matériel des différentes fonctions. Les systèmes intègrent de plus en plus d’intelligence, comme une sorte de connaissance à extraire à partir d’un ensemble de données, ou comme intégration d’un ensemble de règles déjà existantes. Les premiers ont comme verrous le besoin d’avoir une base d’apprentissage pertinente (des fois de taille très importante) et le deuxième a comme limite qu'il n’est pas toujours simple d’interpréter sémantiquement les connaissances, afin de pouvoir extraire des fonctions à partir de concepts [5].

Enfin pour déployer sur une architecture matérielle différentes taches (matérielles ou logicielles) il existe différentes solutions [6], la limite de ces paradigmes est l’absence/besoin d’une unité de contrôle qui décide quand et comment une tache est nécessaire et doit être implémentée. C’est le mapping de l’application sur l’architecture.

Objectif du stage

L'objectif principal de ce stage est d'aborder l'intégration des approches cognitives pour le contrôle d'une architecture MPSoC. C'est le premier pas vers la définition d'architectures autonomes. Les principaux points à aborder sont alors: Comment exploiter les modèles cognitifs afin d’intégrer une capacité insight afin d’arriver à faire évoluer de manière autonome un algorithme en fonction des ces performances sur une architecture donnée ? Comment définir une unité de controôe (observateur/décideur) qui puisse gérer à la fois le besoin de faire évoluer une fonction (logicielle ou matérielle) afin de répondre aux besoins en terme de latence, précision et consommation dans un système sur puce ?

Liste des tâches

• Etat de l’art : études d’un ensemble de modeèe cognitif et de représentation de la connaissance (Dual Process, Grounded cognition, Conceptual Space) ;
• Choix d’une architecture matérielle et d’un modèle cognitif afin de concevoir une unité de contrôle (matérielle et/ou logicielle);
• Implémentation et validation ;

Profil

Etudiant en deuxième année de Master ou en dernière année d’Ecole d’Ingénieur en Informatique ou Electronique, les compétences suivantes seront appréciées :

• Architecture des ordinateurs
• Langages VHDL, C, C++, Java et Python

Encadrement

Le stage de six mois (février à juillet) sera remunéré à 554.40€/mois et localisé dans l'équipe SYEL au département SoC du LIP6 à l'Univesité Pierre et Marie Curie. Il sera encadré par Andrea Pinna et Sébastien Pillementi (Laboratoire IETR, Nantes).

Contact: Andrea Pinna

Références