{{{
#!html
<h1> TP3 : Bibliothèque de cellules pré-caractérisées </h1>
}}}
[[PageOutline]]

= Objectifs =

Le principal objectif de ce TP3 est d'utiliser le langage VHDL pour écrire une description
structurelle hiérarchique multiniveaux utilisant les cellules d'une bibliothèque de cellules
précaractérisées.

Pour cela, nous allons continuer à décomposer les trois blocs '''adder''', '''mux'' et '''accu''',
définis dans le TP2, en sous blocs, et nous allons finalement décrire chacun des sous-blocs
comme une interconnexion de portes de bases, fournies par une bibliothèque de cellules
pré-caractérisées (en anglais "standard cells library").

Une cellule précaractérisée est une fonction élémentaire pour laquelle on dispose
des différentes "vues" permettant son utilisation par des outils CAO:
 * vue ''physique'' : dessin des masques de fabrication
 * vue ''logiqu'' : schéma en transistors
 * vue ''comportementale'' : description VHDL (par exemple)

On dit que ces cellules sont précaractérisées, car on connait leurs caractéristiques physiques:
 * surface occupée
 * consommation
 * temps de propagation

= A) bibliothèque SXLIB =

= B) Schéma des blocs =

= C) simulation zero-delay =

= D) simulation temporelle =

= Compte-Rendu =