Changes between Version 22 and Version 23 of Doc-MIPS-Archi-Asm-kernel


Ignore:
Timestamp:
Sep 21, 2020, 6:29:40 AM (5 years ago)
Author:
franck
Comment:

--

Legend:

Unmodified
Added
Removed
Modified

  • Doc-MIPS-Archi-Asm-kernel

    v22 v23  
    5050Le processeur possède 35 registres utilisables par les instructions standards (c'est-à-dire les instructions qui peuvent s'exécuter aussi bien en mode ''user'' qu'en mode ''kernel'').
    5151
    52  Les registres GPR `$0` à `$31`::
    53    Il y a 32 registres généraux (GPR signifie ''General Purpose Register'')\\
     52 Les registres GPR::
     53   Il y a 32 registres généraux (GPR signifie ''General Purpose Register'') numétotés de `$0` à `$31`\\
    5454   Ces registres sont directement utilisés par les instructions et permettent de stocker des résultats de calculs intermédiaires.\\\\
    5555   Le registre `$0` est particulier:\\
    … …  
    7676
    7777
    78 L'architecture du MIPS32 définit 32 registres protégés (numérotés de `$0` à `$31`). Ces registres protégés ne sont accessibles, en lecture comme en écriture, que par les instructions privilégiées `mtc0` et `mfc0` ne pouvant être exécutées qu'en mode ''kernel''. `mtc0` et `mfc0` signifient respectivement ''Move-To-Coprocessor-0'' et ''Move-From-Coprocessor-0''. En effet, ces registres appartiennent au "coprocesseur système" n°0 (appélé aussi `c0` pour ''Coprocessor 0''). En pratique, cette version du processeur MIPS32 en définit 6. Ils sont utilisés par le système d’exploitation pour la gestion des interruptions, des exceptions et des appels système  (voir chapitre E).
     78L'architecture du MIPS32 définit 32 registres protégés (numérotés également de `$0` à `$31` mais ils sont dans un coprocesseur). Ces registres protégés ne sont accessibles, en lecture comme en écriture, que par les instructions privilégiées `mtc0` et `mfc0` ne pouvant être exécutées qu'en mode ''kernel''. `mtc0` et `mfc0` signifient respectivement ''Move-To-Coprocessor-0'' et ''Move-From-Coprocessor-0''. En effet, ces registres appartiennent au "coprocesseur système" n°0 (appélé aussi `c0` pour ''Coprocessor 0''). En pratique, cette version du processeur MIPS32 en définit 6. Ils sont utilisés par le système d’exploitation pour la gestion des interruptions, des exceptions et des appels système  (voir chapitre E).
    7979
    8080 Le registre `c0_sr`::