Changes between Version 36 and Version 37 of Doc-MIPS-Archi-Asm-kernel


Ignore:
Timestamp:
Sep 21, 2020, 7:12:55 AM (5 years ago)
Author:
franck
Comment:

--

Legend:

Unmodified
Added
Removed
Modified

  • Doc-MIPS-Archi-Asm-kernel

    v36 v37  
    373373<div align=center><br>
    374374Par exemple, ce tableau indique que l'instruction LHU a un OPCOD à "100101".
    375 <br><br></div>
     375</div>
    376376}}}
    377377
    … …  
    482482<div align=center><br>
    483483Par exemple, l'instruction MTLO a un OPCOD à "000000" et le champ FUNC est à "010011".
    484 <br><br></div>
     484</div>
    485485}}}
    486486
    … …  
    508508<tr></table>
    509509<div align=center><br>
    510 Par exemple, l'instruction BTLZAL a un OPCOD à "000001",<br>le bit IN20 est à "1" et le bit INS16 est à "0".
    511 <br><br></div>
     510Par exemple, l'instruction BTLZAL a un OPCOD à "000001",<br>le bit IN20 est à "1" et le bit INS16 est à "0"</div>
    512511}}}
    513512
    … …  
    537536<div align=center><br>
    538537Par exemple, l'instruction MTC0 a un OPCOD à "010000",<br>le bit IN20 est à "0" et le bit INS16 est à "0".
    539 <br><br></div>
     538</div>
    540539}}}
    541540
    … …  
    668667- La figure suivante présente le contenu des 16 bits de poids faible du registre `c0_sr`. Cette version du MIPS32 n’utilise que 12 bits:
    669668{{{#!html
    670 <br><br>
    671669<table border="1" cellspacing="0" cellpadding="0">
    672670<tr>
    … …  
    733731- La figure suivante montre le format du registre de cause CR :
    734732{{{#!html
    735 <br><br>
    736733<table border="1" cellspacing="0" cellpadding="0">
    737734<tr>