Changes between Version 43 and Version 44 of Doc-MIPS-Archi-Asm-kernel

Timestamp:

Nov 13, 2020, 3:23:55 PM (4 years ago)

Author:

franck

Comment:

--

Doc-MIPS-Archi-Asm-kernel

@@ -129 +129 @@
 </tr>
 </table>
-}}}
-
-{{{#!html
-<div align=center><b>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INS 16</div>
-<table border="1" cellspacing="0" cellpadding="0" align=center>
+<br><br>
+<b>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INS 16
+<table border="1" cellspacing="0" cellpadding="0">
 <th>
 <b>INS 20
@@ -151 +149 @@
 <tr></table>
 }}}
- Par exemple:\\ `mtc0 $4, $14`l'instruction MTC0 a un OPCOD à "010000",<br>le bit IN20 est à "0" et le bit INS16 est à "0".
-
-
-
+
+ **Par exemple:**\\ 
+ — `mtc0 $5, $14` l'instruction `MTC0` a un OPCOD à `010000"`, le bit INS 25 est à `0` et le bit `INS 16` est à `0`.\\
+ — `mtc0 $5, $14` = `0b``010000`|`00100`|`00101`|`01101`|`00000`|`000000` \\
+ — `mtc0 $5, $14` = `0b``0100 0000 1000 0101 0111 0000 0000 0000`\\
+ — `mtc0 $5, $14` = `0x``40857000`
+
+
+Pour les inste
 
  || **instruction**  || ||  **comportement** || || **commentaire** ||
  ||**mtc0 RT, RD**   || ||`C0_RD` ← `RT`   || ||Recopie le contenu du registre GPR n°**RT**\\dans le registre du coprocesseur 0 n°**RD** ||
  ||**mfc0 RT, RD**   || ||`RT` ← `C0_RD`   || ||Recopie le contenu du registre du coprocesseur 0 n°**RD**\\dans le registre GPR n°**RT**||
- ||**eret**          || ||`PC` ← `C0_EPC`\\`C0_SR.EXL` ← `0` || || ||
- 
-L’opérande immédiat 16 bits est signé pour les opérations arithmétiques et non signé pour les opérations logiques.
-
-Le déplacement est de 16 bits pour les instructions de branchement conditionnelles (Bxxx) et de 26 bits pour les instructions de saut inconditionnelles (Jxxx). De plus les instructions JAL, JALR, BGEZAL, et BLTZAL sauvegardent une adresse de retour dans le registre `$31`. Ces instructions sont utilisées pour les appels de sous-programme. 
-
-Toutes les instructions de branchement conditionnel sont relatives au PC (compteur ordinal) pour que le code soit translatable (déplaçable ailleur en mémoire), c'est-à-dire que l'adresse de branchement est le résultat de l'addition entre la valeur du compteur ordinal et un déplacement signé.
-
-Les instructions `mtc0` (''move to c0'') et `mfc0` (''move from c0'') permettent de transférer le contenu des registres `c0_sr`, `c0_cause`, `c0_epc` etc. vers un registre général GPR et inversement. Ces 2 instructions ne peuvent être exécutées qu’en mode système, de même que l'instruction `eret` qui permet de restaurer l'état antérieur du registre d'état `c0_sr` avant de sortir du gestionnaire d'exceptions.
-
-
-
 
 == E) EXCEPTIONS / INTERRUPTIONS / APPELS SYSTÈME