Changes between Version 44 and Version 45 of Doc-MIPS-Archi-Asm-kernel

Timestamp:

Nov 13, 2020, 3:32:51 PM (4 years ago)

Author:

franck

Comment:

--

Doc-MIPS-Archi-Asm-kernel

@@ -104 +104 @@
  
  Codage des instructions protégées:: \\
- Elles utilisent toutes le format R avec le champ `OPCOD` à la valeur `COPRO` (c.-à-d. `0b010000`). L'instruction est alors coder avec les bits 25 et 23 de l'instruction (ces deux bits sont dans le champs RS). Remarquez que ERET à deux codages.\\\\
+ Elles utilisent toutes le format R avec le champ `OPCOD` à la valeur `COPRO` (c.-à-d. `0b010000`). L'instruction est alors codée avec les bits 25 et 23 de l'instruction (ces deux bits sont dans le champs `RS`). Remarquez que ERET à deux codages.\\\\
 {{{#!html
 <table border="1" cellspacing="0" cellpadding="0" align=left>
@@ -130 +130 @@
 </table>
 <br><br>
-<b>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INS 16
+<b>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INS 23
 <table border="1" cellspacing="0" cellpadding="0">
 <th>
-<b>INS 20
+<b>INS 25
 <td align=center style="width:60px"; > <b>0</td>
 <td align=center style="width:60px"; > <b>1</td>
@@ -150 +150 @@
 }}}
 
- **Par exemple:**\\ 
- — `mtc0 $5, $14` l'instruction `MTC0` a un OPCOD à `010000"`, le bit INS 25 est à `0` et le bit `INS 16` est à `0`.\\
- — `mtc0 $5, $14` = `0b``010000`|`00100`|`00101`|`01101`|`00000`|`000000` \\
- — `mtc0 $5, $14` = `0b``0100 0000 1000 0101 0111 0000 0000 0000`\\
- — `mtc0 $5, $14` = `0x``40857000`
-
-
-Pour les inste
+ Pour les instructions `mtc0` et `mfc0`, le premier argument est mis dans le champs `RT` et le second argument est mis dans le champs `RD`.
 
  || **instruction**  || ||  **comportement** || || **commentaire** ||
  ||**mtc0 RT, RD**   || ||`C0_RD` ← `RT`   || ||Recopie le contenu du registre GPR n°**RT**\\dans le registre du coprocesseur 0 n°**RD** ||
  ||**mfc0 RT, RD**   || ||`RT` ← `C0_RD`   || ||Recopie le contenu du registre du coprocesseur 0 n°**RD**\\dans le registre GPR n°**RT**||
+
+ **Par exemple:**\\ 
+ `mtc0 $5, $14` l'instruction `mtc0` a un OPCOD à `010000"`, le bit `INS 25` est à `0` et le bit `INS 23` est à `1`.\\
+ — `mtc0 $5, $14` = `0b``010000`|`0.1..`|`00101`|`01110`|`.....`|`......` \\
+ — `.` peut être remplacé par `0`ou `1`, utilisons `0`\\
+ — `mtc0 $5, $14` = `0b``010000`|`00100`|`00101`|`01110`|`00000`|`000000` \\
+ — `mtc0 $5, $14` = `0b``0100 0000 1000 0101 0111 0000 0000 0000`\\
+ — `mtc0 $5, $14` = `0x``40857000`
+
 
 == E) EXCEPTIONS / INTERRUPTIONS / APPELS SYSTÈME