Changes between Version 7 and Version 8 of Doc-MIPS-Archi-Asm-kernel

Timestamp:

Sep 17, 2020, 9:14:58 PM (4 years ago)

Author:

franck

Comment:

--

Doc-MIPS-Archi-Asm-kernel

@@ -694 +694 @@
 }}}
 
- ||**IE        **||Interrupt Enable ||0 = toutes les interruptions sont masquées\\1 = interruptions non-masquées mais elles peuvent l'être avec IM[7:0]||
- ||**EXL       **||Exception Level  ||0 = aucun effet sur le processeur\\1 = le processeur vient d'entrer dans le noyau et donc le processeur est en mode ''kernel'' interruptions massquées||
- ||**ERL       **||Error Level      ||1 = une exception est survennue quand EXL == 1, c'est une erreur fatale ||
- ||**UM        **||User Mode        ||0 = mode d'exécution ''kernel''\\1 = mode d'exécution ''user''||
- ||**IM![7:0]  **||Masques individuels || pour les six lignes d’interruption matérielles (bits IM![7:2])\\et pour les 2 interruptions logicielles (bits IM![1:0])
-
-- Quelques remarques
-   - Le processeur a le droit d’accéder aux ressources protégées (registres du coprocessor 0(`c0`), 
-     et aux adresses mémoires >= `0x80000000) si et seulement si le bit UM vaut 0, 
-     ou si l’un des deux bits ERL et EXL vaut 1.
-   - Les  interruptions sont autorisées si et seulement si le bit IE vaut 1, 
-     et si les deux bits ERL et EXL valent 00, et si le bit correspondant de IM vaut 1.
-   - Les trois types d’évènements qui déclenchent le branchement au GIET 
-     (interruptions, exceptions et appels système) forcent le bit EXL à 1, 
+ ||**`IE     `**||Interrupt Enable ||0 = toutes les interruptions sont masquées\\1 = interruptions non-masquées mais elles peuvent l'être avec `IM[7:0]`||
+ ||**`EXL     `**||Exception Level  ||0 = aucun effet sur le processeur\\1 = le processeur vient d'entrer dans le noyau\\et donc le processeur est en mode ''kernel'' et interruptions massquées||
+ ||**`ERL     `**||Error Level      ||1 = après le signal reset ou certaines erreurs de la mémoire ||
+ ||**`UM      `**||User Mode        ||0 = mode d'exécution ''kernel''\\1 = mode d'exécution ''user''||
+ ||**`IM![7:0]`**||Masques individuels || pour les six lignes d’interruption matérielles (bits `IM[7:2]`)\\et pour les 2 interruptions logicielles (bits `IM[1:0]`)
+
+- Quelques remarques :
+   - Le processeur a le droit d’accéder aux ressources protégées (registres du coprocessor 0 `c0`), 
+     et aux adresses mémoires >= `0x80000000`) si et seulement si le bit `UM` vaut `0`, 
+     ou si l’un des deux bits `ERL` et `EXL` vaut `1`.
+   - Les  interruptions sont autorisées si et seulement si le bit `IE` vaut `1`, 
+     et si les deux bits `ERL` et `EXL` valent `00`, et si le bit correspondant de `IM` vaut `1`.
+   - Les trois types d’événements qui déclenchent le branchement au noyau: 
+     (interruptions, exceptions et appels système) forcent le bit `EXL` à `1`, 
      ce qui masque les interruptions et autorise l’accès aux ressources protégées.
-   - L’activation du signal RESET qui force le branchement au Boot-Loader force le bit ERL à 1, 
+   - L’activation du signal `RESET` qui force le branchement au code de boot force le bit `ERL` à `1`, 
      ce qui masque les interruptions et autorise l’accès aux ressources protégées.
-   - L’instruction ERET force le bit EXL  à  0.
-
-Lors de l’activation du RESET :
-
- - SR contient donc la valeur 0x0004.
- - Pour exécuter un programme utilisateur en mode protégé, avec interruptions activées, 
-   il doit contenir la valeur 0xFF11.
- - Le code de boot doit écrire la valeur 0xFF13 dans SR et l’adresse du programme utilisateur 
-   dans EPC avant d’appeler l’instruction ERET.
-
-
-
-=== 7) Gestion du registre de cause CR
-
-
-Le registre CR contient trois champs. Les 4 bits du champ XCODE(3:0) définissent la cause de l'appel au GIET. Les 6 bits du champ IRQ(5:0) représentent l'état des lignes d'interruption externes au moment de l'appel au GIET. Les 2 bits SWI(1:0) représentent les requêtes d'interruption logicielle.
+   - L’instruction `eret` force le bit `EXL`  à `0`.
+
+ -Lors de l’activation du RESET :
+   - `c0_sr` contient donc la valeur `0x0004` (`0b0000000000000100`).
+   - Pour exécuter un programme utilisateur en mode protégé, avec interruptions activées, 
+     il doit contenir la valeur `0xFF11`.
+   - Le noyau doit écrire la valeur `0xFF13` dans `c0_sr` et l’adresse de la première fonction du programme utilisateur dans `c0_epc` avant d’appeler l’instruction `eret`.
+
+
+
+=== 7) Gestion du registre de cause `c0_cause`
+
+
+Le registre `c0_cause` contient trois champs. Les 4 bits du champ `XCODE[3:0]` définissent la cause de l'appel au GIET. Les 6 bits du champ IRQ(5:0) représentent l'état des lignes d'interruption externes au moment de l'appel au GIET. Les 2 bits SWI(1:0) représentent les requêtes d'interruption logicielle.
 
 - La figure suivante montre le format du registre de cause CR :