Changes between Version 56 and Version 57 of WikiStart

Timestamp:

Sep 2, 2021, 6:49:07 PM (3 years ago)

Author:

franck

Comment:

--

WikiStart

@@ -28 +28 @@
 Pour vous aidez, le plan des sections de ces documents est recopié ci-après.
 
-* **A. [htdocs:cours/doc_MIPS32.pdf Documentation MIPS32 architecture et assembleur en mode user]**
+* **A. [htdocs:cours/doc_MIPS32.pdf Documentation MIPS32 architecture et assembleur en mode user ⟶]**
   1. Registres de l'architecture externe accessible en mode user (p. 2)
   1. Espace d'adressage du MIPS32 (p. 4)
@@ -37 +37 @@
   1. Convention d'appel des fonctions (p. 24)
 
-* **B. [wiki:Doc-MIPS-Archi-Asm-kernel Documentation MIPS32 architecture et assembleur en mode kernel]**
+* **B. [wiki:Doc-MIPS-Archi-Asm-kernel Documentation MIPS32 architecture et assembleur en mode kernel ⟶]**
   1. Modes d'exécution du processeur MIPS
   2. Registres protégés utilisables seulement en mode kernel
@@ -46 +46 @@
   7. Fonctionnement du registre de cause `c0_cause`
 
-* **C. [wiki:Howto-TP Configuration de l'environnement des TP]
+* **C. [wiki:Howto-TP Configuration de l'environnement des TP ⟶]
   1. Environnement de travail pour les TP
   1. Prototype virtuel et chaîne de compilation MIPS
@@ -136 +136 @@
 > ''Cliquez sur les titres pour accéder aux slides''
 
-== [htdocs:cours/AS5-9-2p.pdf 1. Cours démarrage]
+== [htdocs:cours/AS5-9-2p.pdf 1. Cours démarrage ⟶]
   1. Architecture d'un SoC minimal (SoC = ordinateur intégré sur une puce), celui que vous allez utiliser en TP.
   1. Chaîne de compilation du langage C puisque vous allez utiliser le langage C
@@ -142 +142 @@
   1. Présentation du prototype virtuel du SoC que vous allez utiliser en TP
 
-== [htdocs:cours/AS5-10-2p.pdf 2. Cours application en mode user]
+== [htdocs:cours/AS5-10-2p.pdf 2. Cours application en mode user ⟶]
   1. Modes d'exécution du MIPS
   1. Composants du noyau et de la libc
@@ -157 +157 @@
 
 Les séances commencent par des questions traitées en TD puis elles continuent par les travaux pratiques à faire vous même.
-== [wiki:AS5-TME9 1. Boot et premier programme en mode kernel]
+== [wiki:AS5-TME9 1. Boot et premier programme en mode kernel ⟶]
 
 Dans cette séance, il s'agit de comprendre comment un ordinateur simple démarre et comment le programmeur peut interagir avec le monde extérieur via les contrôleurs de périphériques. Il s'agit également d'utiliser le langage C pour les programmes et donc la chaîne de compilation ''GCC'' ainsi que d'introduire l'usage d'un `Makefile`. Nous décrivons aussi les fonctions C pour les entrées-sorties telles que `printf()` et `gets()`. Pour toutes les étapes, le nom de l'exécutable produit est `kernel.x`.
@@ -163 +163 @@
 L'architecture de l'ordinateur utilisé dans cette séance est composée d'un processeur MIPS, d'une mémoire multisegment et d'un contrôleur de terminal qui peut contrôler jusqu'à 4 terminaux indépendants.
 
-==  [wiki:AS5-TME10 2. Application simple en mode utilisateur]
+==  [wiki:AS5-TME10 2. Application simple en mode utilisateur ⟶]
 
 Dans cette séance, nous utilisons les deux modes d'exécution du processeur, le mode ''kernel'' et le mode ''user''. En mode ''kernel'', le processeur a droit à toutes les instructions et à tout l'espace d'adressage. En mode ''user'', le processeur est bridé, certaines instructions sont interdites et seule une partie de l'espace d'adressage est autorisé. Nous allons voir comment se passe le passage d'un mode à l'autre. Dans toutes les étapes, le code se répartie dans deux exécutables: `kernel.x` et `user.x`. Nous allons voir en particulier comment fonctionne le gestionnaire d'appel système.
 
-== [wiki:AS5-TME11 3. Gestionnaire d'interruption]
+== [wiki:AS5-TME11 3. Gestionnaire d'interruption ⟶]
 
 Dans cette troisième séance, il s'agit de comprendre comment fonctionne le gestionnaire des interruptions. Pour cela, nous allons ajouter dans l'architecture deux autres composants : un timer qui compte le temps (ou ici qui compte les cycles) et un concentrateur d'interruption. Ce concentrateur permet de mixer toutes les lignes d'interruptions des contrôleurs de périphériques pour n'en produire qu'une seule à destination du processeur MIPS.