source: anr/annexe-reponse.tex @ 318

%\def\t{\\\hspace*{.5em}}
\def\t{\\{$\bullet$}~}
\def\sectionPpageP#1{section~\ref{#1} (page~\pageref{#1})\xspace}
\def\sectionVpage#1{section~\ref{#1}, page~\pageref{#1}\xspace}
%
Le projet a été soumis en 2010 au programme ARPEGE.
Dans la premiÚre section, nous présentons nos réponses aux suggestions et
remarques des experts en suivant l'ordre du dossier d'évaluation qui nous a été
retourné. La seconde section, quant à elle, synthétise ces réponses.
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\subsection{Réponses séquentielles}
%
\subsubsection{Pertinence de la proposition au regard de l'appel à projet}
Pas de faiblesse signalée.
\subsubsection{Qualité scientifique et technique de la proposition}
\begin{description}
  \item[Point 1 (\textit{non prise en compte des outils existants})]\mbox{}
    \t%\note{O.1}
    Pour la synthÚse de bas niveau sur FPGA, nous utiliserons intensivement
    les environnements industriels QUARTUS \& ISE.
    \t%\note{O.2}
    Pour la synthÚse de SoC, on pourrait effectivement utiliser des outils
    tels \mustbecompleted{XXX ou XXX}.
    Nous avons choisi DSX/SoCLib, car il est open source, et c'est celui que
    nous maitrisons le plus et nous savons déjà que son moteur couvre une
    grande partie des besoins de COACH Ã  ce niveau. 
    \t\note{INT}
    Enfin COACH ne vise pas les flots de conception de systÚmes complexes tels
    \mustbecompleted{SOCKET, MDA de MAGILLEM, SPEAR-DE ou XXX}.
    Il se trouvent à un niveau bien inférieur.
    Cependant, il est vrai que dans la micro électronique d'aujourd'hui ce
    niveau ne peut être ignoré.
    \textit{Nous avons ajouté à COACH ce qui est nécessaire pour qu'il puisse
    être intégré dans de tels environnements de conception:
    configuration et description des SoC générés en IP-XACT}.
    Les livrables {\NOVERStrtSpearde} et {\NOVERSmdsAppSpecification} démontrent cette
    possibilité.
  \item[Point 2 (\textit{pas de dimension recherche})]\mbox{}
    \\ La dimension recherche est présente à différents niveaux de ce projet.
    \t%\note{R.1}
    Tour d'abord, le fait de synthétiser la même description de haut niveau soit par HLS
    soit par ASIP, est à notre connaissance non encore réalisé à ce jour.
    \t%\note{R.2}
    De plus, l'utilisation de transformations polyédriques  dans des outils de HLS
    opérationnels n'est pas courant.
    \t%\note{R.3}
    \mustbecompleted{je ne comprends pas cet argument}
        Les IPs sont d'abord des composants matériels génériques, COACH permettra
    de concevoir des IPs trÚs paramétrables (hardware + software), il sera
    intéressant de voir ce que de tel IP peuvent apporter à la micro
    électronique.
    \t%\note{R.4}
    Les outils de conception de SoC actuels ont soit une approche matérielle
    (sans limite sur les choix architecturaux), soit massivement parallÚle à 
    gros grain (MPSoC à mémoire cohérente). Il en résulte des systÚmes trÚs complexes nécessitant des spécialistes en
    matériel (approche matérielle) ou en programmation parallÚle.
    A l'opposé, dans COACH l'architecture matérielle  est simple et quasiment fixée.
    Le moyen d'accélération est  le parallélisme à grain trÚs fin généré au sein
    des coprocesseurs par HLS. Il en résulte que des développeurs de logiciel
    standard pourront utiliser COACH. \\
    La démonstration de la pertinence ou de la non pertinence de ces choix est
   Ã  notre avis l'axe de recherche principal du projet car il impactera les orientations
    technologiques liées à l'exploitation des plateformes matérielles de demain.
  \item[Point 3 (\textit{lien entre HPC et SoC embarqué})]\mbox{}
    \\ %\note{X.1}
    Le HPC est un terme employé dans tant de contextes qu'il ne veut pas
    dire grand chose de précis. Ce que nous entendons par le terme HPC est
    spécifié section~\ref{HPC:definition} (page~\pageref{HPC:definition}) et
    le fait que notre HPC est une sur-couche du module de conception de SoC
    est montré sur la figure~\ref{coach-flow} (page~\pageref{coach-flow}).\\
    BriÚvement notre HPC consiste à accélérer une application existante qui
    tourne sur un PC. Ceci est fait par:
        1) l'isolation de moteur de calcul de l'application,
        2) l'implantation de ce moteur dans un SoC,
        3) l'ajout sur le bus PCI/E du PC une carte FPGA.\\
    Comment COACH aide l'utilisateur à isoler le moteur de calcul de l'application
    est expliqué dans la section~\ref{HPC:howto} (page~\pageref{HPC:howto}) et
    sur la figure~\ref{archi-hpc} (page~\pageref{archi-hpc}).
    Comment l'application accélérée est générée fait l'objet de la
    figure~\ref{coach-flow} (page~\pageref{coach-flow}).
  \item[Autres]\mbox{}
    \begin{description}
      \item[État de l'art incomplet]\mbox{}
        \\ %\note{EA}
        Dans l'état de l'art, nous nous sommes concentré d'une part sur les outils
        de même niveau que COACH,
            le HPC (\sectionVpage{soa:hpc}) et
            la synthÚse de systÚme (\sectionVpage{soa:system:synthesis})
        et d'autre part sur les technologies utilisées,
            la HLS (\sectionVpage{soa:hls}),
            l'ASIP (\sectionVpage{soa:asip}),
            et la parallélisation automatique
                (\sectionVpage{soa:automatic:parallelization}).
        \\ %\note{EA}
        Nous avions fait l'impasse sur les outils de plus haut niveau de
        conception de SoC, ceux-ci n'étant pas directement le sujet de COACH.
        Nous avons ajouté le chapitre
        \og SoC design flow automation using IP-XACT{\fg}
        (\sectionPpageP{soa:ip-xact}) pour palier ce manque.
        \\ %\note{EA}
        Nous sommes conscients que cet état de l'art est loin d'être complet
        mais à notre décharge, il y a le nombre limité de pages et la grande
        variété de domaines abordés dans ce projet.
      \item[Articulation avec SoCLib]\mbox{}\\
        Voir la note de marge \seenote{SL1} dans la section \ref{coach+soclib} ci-dessous.
      \item[Pérennité à long terme du logiciel]\mbox{}\\
        Voir la section \ref{perennite+dissemination} ci-dessous.
      \item[Mauvais positionnement du projet]\mbox{}\\
        Il était mentionné qu'il aurait mieux fallu positionner le projet
        en \og plateforme {\fg} plutÃŽt qu'en \og recherche industrielle \fg.
        Il nous a été signifié que pour projet plateforme, il faut mieux
        qu'il y ai plusieurs gros industriels leader.
        Ce n'est pas le cas de ce projet, nous sommes resté en \og recherche
        industrielle \fg.
    \end{description}
\end{description}
%
\subsubsection{Qualité de la construction de la proposition}
\begin{description}
  \item[Manque un industriel pour assurer la pérennité]\mbox{}\\
        \note{IND1}
        Il était mentionné qu'il fallait un industriel pour assurer
        la pérennité et la dissémination du projet. \mds est entré dans
        le consortium pour assurer ce rÃŽle.\\
        Voyez aussi la section \ref{perennite+dissemination} ci-dessous
        pour plus d'information.
  \item[Trop ambitieux]\mbox{}\\
        Voir la section \ref{trop:ambitieux} ci-dessous.
\end{description}
%
\subsubsection{Impact global du projet}
\begin{description}
  \item[Volonté de tout refaire]\mbox{}\\
    \note{REF}
    Les experts mentionnent \og une volonté de tout refaire {\fg}. Il est dommage
    qu'ils n'aient pas explicité leurs pensées. En effet le projet s'appuie sur
    des briques existantes pour la plus part de ses composants et sur les
    environnements QUARTUS \& ISE pour la synthÚse de bas niveau.\\
    Les seuls composants manquants sont les composants matériels de
    communication mais ils sont incontournables pour la réalisation du projet
    sur le les trois plateforme cible.
  \item[Trop gros travail de développement]\mbox{}\\
    Voir la section \ref{trop:ambitieux} ci-dessous.
  \item[Absence d'utilisation de standard]\mbox{}\\
    \note{STD}
    En effet, le projet n'utilisait pas le standard IP-XACT des flots de
    conception de SoC. Ceci a été corrigé dans cette soumission en introduisant
    le standard IP-XACT (livrable \NOVERScsgImplementation),
    d'une part en entrée pour faciliter la configuration de COACH sur d'autre plateforme
    et d'autre par en ajoutant une sortie au format IP-XACT des SoC générés pour
    leur intégration comme IP dans d'autres outils de conception de SoC.
    Les livrables {\NOVERStrtSpearde} et {\NOVERSmdsAppSpecification} démontrent cette
    possibilité.
  \item[Utilisation d'RTOS non industriels]\mbox{}\\
    L'OS bien que indispensable n'est pas une piÚce maitresse du projet.
    En effet, on doit pouvoir passer facilement à un autre OS si ce
    dernier supporte les thread POSIX.
  \item[Le projet est trop basé sur les composants SoCLib]\mbox{}\\
    Voir la note de marge \seenote{SL2} dans la section \ref{coach+soclib} ci-dessous.
\end{description}
%
\subsubsection{Qualité du consortium}
\begin{description}
    \item[Xilinx n'a pas une part assez active]\mbox{}\\
        Xilinx ne fait plus parti du consortium.
    \item[Manque un industriel pour assurer la pérennité]\mbox{}\\
        \note{IND2}
        Les experts suggÚrent la société \mds. \mds est entré dans le
        consortium pour remplir ce rÃŽle.
    \item[Pas de vision pour intégrer COACH dans un flot de conception
          industriel]\mbox{}\\
      Voir les notes de marge \seenote{INT} et \seenote{STD} ci-dessus.
\end{description}
%
\subsubsection{Moyens humains et financiers}
\begin{description}
    \item[Incongruités de quelques demandes financiÚres]\mbox{}\\
        Les experts n'ont pas précisé leurs pensées, nous ne les avons pas
        trouvées et donc pas corrigées.
    \item[Déséquilibre entre l'ampleur du développement et les moyens]\mbox{}\\
        Voir la section \ref{trop:ambitieux} ci-dessous.
    \item[Doute sur la possibilité d'intégrer l'ensemble des outils existants en
          un tout cohérent]\mbox{}\\
        \note{DOU}
        Cette remarque sous entend que les académiques sont incapables de
        concevoir, développer, maintenir de gros logiciel.
        Cette remarque est assez tendancieuse, on peut certes trouver beaucoup
        de projets académiques qui n'ont pas abouti mais on peut en trouver
        encore plus du cÎté des industriels.
\end{description}
%
\subsubsection{Avis Général}
\begin{description}
    \item[Déséquilibre entre l'ampleur du développement et les moyens]\mbox{}\\
        Voir la section \ref{trop:ambitieux} ci-dessous.
    \item[Doute sur la possibilité d'intégrer l'ensemble des outils existants en
          un tout cohérent]\mbox{}\\
        Voir la note de marge \seenote{DOU} au-dessus.
    \item[\parbox{\linewidth}{COACH étant une continuation de SoCLib,
           SoCLib n'étant pas une réussite industrielle $\Longrightarrow$
           faut-il financer COACH pour donner une chance à SoCLib?}]\mbox{}\\
        Voir la note de marge \seenote{SL3} dans la section \ref{coach+soclib} ci-dessous.
    \item[Manque un industriel pour assurer la pérennité]\mbox{}\\
        Voir les notes de marge \seenote{IND1} et \seenote{IND2} au-dessus.
    \item[Justifier le positionnement comme une continuité de SoCLib]\mbox{}\\
        La section \ref{coach+soclib} ci-dessous montre que COACH n'est pas une
        continuité de SoCLib et cette justification est donc sans objet.
    \item[Absence de considération pour les outils/standard industriels]\mbox{}\\
        Voir les notes de marge \seenote{INT} et \seenote{STD} au-dessus.
    \item[Volonté de tout refaire]\mbox{}\\
        Voir la note de marge \seenote{REF} au-dessus.
\end{description}
%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\subsection{SynthÚse}
%
\subsubsection{Projet trop ambitieux}
\label{trop:ambitieux}
Par rapport au projet 2010, on a grandement réduit la voilure en nous
concentrant sur le cœur de COACH. Les principales réductions sont:
\begin{itemize}
  \item Suppression d'un OS:\\
    Dans la proposition 2010, nous avions choisi 2 OS (Mutekh et DNA) pour
    montrer que COACH était assez indépendant de l'OS. \\
    L'OS bien que indispensable n'est pas une piÚce maitresse du projet.
    En effet, on doit pouvoir passer facilement à un autre OS si ce
    dernier supporte les thread POSIX.\\
    \textit{Nous avons Îté l'OS Mutekh}. Ceci diminue les développements systÚme
    de moitié.
  \item Suppression de la reconfiguration dynamique:\\
    Dans la proposition 2010, la tâche~6 (PC/FPGA communication middleware)
    contenait une partie importante qui consistait à partager le FPGA entre
    plusieurs applications et charger dynamiquement certaine de ses parties
    en fonction des applications qui tournent sur le PC.\\
    \textit{Nous avons Îté la reconfiguration dynamique}. Ceci diminue de 30 à 
    40 \% les développements de la tâche~6 et enlÚve quelques homme mois dans la
    tache~3 (System generation).
  \item Diminution des développements materiels:\\
    Dans la proposition 2010, nous avions projeté 1) de prototyper les SoC des
    différentes patrons architecturaux de façon exacte, 2) d'implanter le
    composant de communication (MWMR) pour les patrons architecturaux XILINX et ALTERA.
    Ces choix conduisaient à 4 implantations du composants de communication
    (MWMR) (1 VHDL MWMR/\xilinxbus, 1 VHDL MWMR/AVALON, 1 SystemC
    MWMR/\xilinxbus et
    1 SystemC MWMR/AVALON) et probablement à quelques autres modules SystemC.\\
    \textit{Nous avons Îté ces développements}.
    En effet pour l'implantation matériel des patrons architecturaux, on
    utilisera les ponts VCI/\xilinxbus et VCI/AVALON qui sont nécessaires au HPC et
    pour le prototypage, on se limitera au patron architectural neutre.
\end{itemize}
%
\subsubsection{Projet \& SoCLib}
\label{coach+soclib}
{$\bullet$}\note{SL1}
Dans l'évaluation de la soumission 2010, les experts se posent plusieurs
questions sur les liens entre le projet COACH et le projet ANR SoCLib.
Pour répondre à ces questions listons les composants de SoCLib utilisés dans COACH:
\begin{itemize}
  \item Les descriptions SystemC de 6 composants sur environ 70.
  \item L'explorateur de l'espace de conception DSX qui devra être étendu pour
    supporter la génération matérielle des architectures (VHDL synthétisablé).
  \item Un OS sur cinq.
\end{itemize}
Cette liste montre clairement que SoCLib n'est qu'un composant logiciel parmi
la dizaine d'autres sur les quels COACH s'appuie.
Ce n'est pas et de loin le plus irremplaçable, les modÚles VHDL du patron
architectural neutre comme les outils de synthÚse seraient bien plus difficiles
à refaire et GCC comme les environnements QUARTUS et ISE sont absolument
indispensables.
\t\note{SL2}
On ne peut donc pas dire que COACH est trop basé sur SoCLIB.
\t\note{SL3}
A la question posée par les experts:
  \og Faut il financer COACH pour donner une chance à SoCLib? {\fg}
La réponse est que financer COACH n'influencera pas la vie de SoCLib,
les 2 projets n'étant pas assez corrélés.
D'ailleurs COACH pourrait trÚs bien survivre à une mort de SoCLib en maintenant
les quelques composants SoCLib qu'il utilise.
\t\note{SL4}
Enfin une réserve concerne l'utilisation du bus VCI jugé obsolÚte via les composants
SoCLib. Le projet prévoit le développement de pont VCI/AVALON et VCI/\xilinxbus ce qui
permettra l'utilisation des IP de XILINX et ALTERA dans la patron architectural
neutre.
%
\subsubsection{Pérennité/dissémination du projet}
\label{perennite+dissemination}
\mustbecompleted{EMMANUEL C'EST POUR TOI}
%
\subsubsection{Projet trop académique}
\label{trop:academique}
Le projet a été jugé trop académique. Ceci est un peu corrigé par l'arrivée de
\mds mais l'essentiel du développement reste à la charge des partenaires
académiques.
Ceci s'explique par l'historique du projet qui est né de l'initiative des
partenaires académiques.