source: anr/section-consortium-people.tex @ 344

Last change on this file since 344 was 344, checked in by coach, 13 years ago

UBS

  • Property svn:eol-style set to native
  • Property svn:keywords set to Revision HeadURL Id Date
File size: 5.3 KB
RevLine 
[289]1\anrdoc{(2 pages maximum)\\
2Qualifier les personnes, preciser leurs activites principales  et leurs competences propres.
3Pour chaque partenaire remplir le tableau ci-dessous.\\
4Pour chacune des personnes dont l'implication dans le projet est superieure a
525\% de son temps sur la totalite du projet (c'est-a-dire une moyenne de 3
6hommes.mois par annee de projet), une biographie d'une page maximum sera placee
7en annexe 7.2 du present document qui comportera:
8\begin{itemize}
9\item Nom, prenom, age, cursus, situation actuelle
10\item Autres experiences professionnelles
11\item Liste des cinq publications (ou brevets) les plus significatives des
12      cinq dernieres annees, nombre de publications dans les revues
[294]13      internationales ou actes de congres a comite de lecture.
[289]14\item Prix, distinctions
15\end{itemize}
16Si besoin, pour chacune des personnes, leur implication dans d'autres projets
17(Contrats publics et prives effectues ou en cours sur les trois dernieres
18annees) sera presentee selon le modele fourni en annexe. Les tableaux seront
19places en annexe 7.3. On precisera l'implication dans des projets europeens ou
20dans d'autres types de projets nationaux ou internationaux. Expliciter
21l'articulation entre les travaux proposes et les travaux anterieurs ou deja en
22cours.}
[301]23
24\newenvironment{peopletabular}{%
[309]25  \noindent\begin{tabular}{|p{1.8cm}|p{1.6cm}|p{1.6cm}|p{1.5cm}|p{1.0cm}|p{.6cm}|p{6cm}|}\hline
26    partner  & Name & F. name & Position & Fields & PM$^{\ast}$ & Contribution to the project \\
27  }{\end{tabular}\vspace{.75ex}\\
28    {\hspace*{1cm}\scriptsize $^{\ast}$ total of PM for the 3 years of the project.}}
[289]29
[301]30\def\peopletabularentry#1{\hline\hline\multicolumn{7}{|l|}{\textsc{#1}}\\\hline}
31
32\begin{peopletabular}
33
[303]34\peopletabularentry{\mds}           
[312]35coordinator & Vaumorin    & Emannuel    & Strategic Project Manager & ESL      & 20 & Project leader \\\hline
36contributor & Spasevski   & Cyril       & CTO                 & EDA            & 6 & Technical specifications \\\hline
[315]37contributor & Guntz       & St\'ephane  & VP of Engineering   & EDA            & 6 & Demonstrator specification and management \\\hline
38contributor & Lucas       & Ronan       & R\&D Engineer       & HW/SW Codesign & 9 & Tools and demonstrator implementation \\\hline
39contributor & Olivier     & Garry       & R\&D Engineer       & SW development & 9 & Tools and demonstrator implementation \\\hline
[307]40
[335]41\peopletabularentry{\inria}
42responsible        & Charot      & François      & INRIA researcher&SOC ASIP         & 12 & expertise in architecture, microarchitecture, SoC design. Participation to Task-1/2/4/8  \\\hline
43contributor         & Derrien      & Steven      & Associate professor&
44HLS compilation          & 12& expertise in architecture, microarchitecture, SoC design \\\hline
[289]45
[301]46\peopletabularentry{\lip}
[333]47responsible & Alias       & Christophe  & Researcher (CR2) at Inria  & Compilers, HPC & 15 & Memory management and FIFO construction. Irregular extensions.\\\hline
[330]48contributor & Feautrier   & Paul        & emeritus professor  & Compilers     & 13 & Process scheduling and building.
[319]49                                                                                    Automatic Parallelization \\ \hline
[294]50
[301]51\peopletabularentry{\tima}
[320]52responsible & P\'etrot    & Fr\'ed\'eric& professor           & SOC HLS HPC & 12  & Architecture and micro-architecture, OS design, virtual prototyping, HLS. Participation to Task-1/2/3/5/6\\\hline
[323]53            & Muller      & Olivier     & Associate professor & SOC HLS     & 16  & SOC design and prototyping on FPGA \\\hline
[320]54            & Prost-Boucle& Adrien      & PhD candidate       & SOC HLS     & 24  & FPGA Configuration\\\hline
[294]55...         & ...         & ...         & ...                 & ...         & ... & ... \\\hline
56
[301]57\peopletabularentry{\ubs}
[344]58responsible & Coussy      & Philippe    & Associate Professor & SOC HLS         & 12 & Architecture, microarchitecture, HLS, virtual prototyping, SoC ign \\\hline
59contributor & Heller      & Dominique   & Research engineer   & Compilers HLS & 8 & Architecture, microarchitecture, compilation, HLS\\\hline
60contributor & Chavet      & Cyrille     & Associate Professor & SOC HLS         & 4 & Architecture,
61 HLS \\\hline
[327]62\end{peopletabular}
[294]63
[327]64\begin{peopletabular}
[301]65\peopletabularentry{\upmc}
[304]66responsible & Greiner     & Alain       & professor           & SOC         & 12  & Expertise in MPSoC design, virtual prototyping, micro-architecture.
[301]67                                                                                    Responsible of Task-2. Participation to Task-3/6. \\\hline
[304]68member      & Aug\'{e}    & Ivan        & assistant professor & HLS SOC HPC & 16  & Expertise in HLS, software development, kernel, SoC design, micro-architecture.
[301]69                                                                                    Responsible of Task-3. Participation to Task-2/5/6/8. \\\hline
[294]70                                       
[301]71\peopletabularentry{\bull}           
[309]72responsible & Nguyen      & Huy-Nam     & Dept. mananger      & HPC CAD     & 9
73& Experiences in HPC, System Design and Prototyping, Responsible of Task-6. \\\hline
[294]74                                                     
[301]75\peopletabularentry{\thales}                       
[294]76responsible & Lemonier    & Fabrice     & ...                 & ...         & ... & ... \\\hline
77...         & ...         & ...         & ...                 & ...         & ... & ... \\\hline
78\end{peopletabular}
Note: See TracBrowser for help on using the repository browser.