Changes between Version 19 and Version 20 of MjpegCourse/Monopro
- Timestamp:
- Mar 11, 2009, 11:39:05 AM (16 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
MjpegCourse/Monopro
v19 v20 46 46 * Elle comporte un processeur et son cache, deux contrôleurs mémoire RAM0 et RAM1, et un contrôleur de terminal TTY. 47 47 48 '''Attention''': les deux coprocesseurs matériels d'entrée/sortie TG et RAMDAC, ne doivent 49 pas être décrits dans l'architecture !VgmnNoirqMono. Ces deux coprocesseurs, ainsi que 50 les deux contrôleurs MWMR leur permettant d'accéder aux canaux MWMR ne sont utilisés 48 '''Attention''': les deux coprocesseurs matériels d'entrée/sortie TG et RAMDAC, doivent 49 être décrits dans l'architecture !VgmnNoirqMono. 50 51 Ces deux coprocesseurs, ainsi que les deux contrôleurs MWMR leur permettant d'accéder aux canaux MWMR ne sont utilisés 51 52 que par l'application MJPEG, et pas par l'application !SplitMsg. Ils seront 52 automatiquement générés dans la phase de "déploiement" de l'application MJPEG, 53 lorsqu'on précisera que les tâches `tg` et `ramdac` du TCG sont implémentés comme des 54 composants matériels. 53 donc inutiles pour !SplitMsg. 55 54 56 55 Commencez par créer un répertoire de travail TP2. … … 234 233 assignés à une adresse. Un déploiement valide pour `tg` est par exemple: 235 234 {{{ 236 mapper.map( 'tg0', 237 vci = 'vgmn0', 238 address = 0x94000000 ) 239 }}} 240 * De même déployez `ramdac` sur la plateforme (à une autre adresse). 235 m.map('tg', 236 coprocessor = 'tg0', 237 controller = 'tg0_ctrl' 238 ) 239 }}} 240 * De même déployez `ramdac` sur la plateforme. 241 241 * Relancez la description, recompilez, lancez la simulation. 242 242 {{{