source: trunk/IPs/systemC/processor/Morpheo/Behavioural/Core/Multi_Execute_loop/Execute_loop/Multi_Execute_unit/Execute_unit/Load_store_unit/include/Load_store_unit.h @ 110

Last change on this file since 110 was 110, checked in by rosiere, 15 years ago

1) OOO_egine : add stat to depiste low perf source
2) Commit : add stat
3) LSU_Pointer : retire - always ack (else combinatory loop). insert - max nb_inst_memory
4) TopLevel? : add debug_idle_time to stop combinatory loop.
5) Issue_queue : add reexecute_queue, new implementation (routage after issue_queue)
6) Decod / Predictor : add "can_continue"
  • Property svn:keywords set to Id
File size: 14.1 KB
Line 
1#ifndef morpheo_behavioural_core_multi_execute_loop_execute_loop_multi_execute_unit_execute_unit_load_store_unit_Load_store_unit_h
2#define morpheo_behavioural_core_multi_execute_loop_execute_loop_multi_execute_unit_execute_unit_load_store_unit_Load_store_unit_h
3
4/*
5 * $Id: Load_store_unit.h 110 2009-02-19 16:31:47Z rosiere $
6 *
7 * [ Description ]
8 *
9 * Ce composant peut être amélioré en placant deux ptr de lecture au lieu d'un : un pour l'accès au cache et un pour le commit
10 */
11
12#ifdef SYSTEMC
13#include "systemc.h"
14#endif
15
16#include <iostream>
17#include "Common/include/ToString.h"
18#include "Common/include/Debug.h"
19
20#include "Behavioural/Generic/Queue_Control/include/Queue_Control.h"
21
22#include "Behavioural/Core/Multi_Execute_loop/Execute_loop/Multi_Execute_unit/Execute_unit/Load_store_unit/include/Types.h"
23#include "Behavioural/Generic/Queue_Control/include/Queue_Control.h"
24#include "Behavioural/Core/Multi_Execute_loop/Execute_loop/Multi_Execute_unit/Execute_unit/Load_store_unit/include/Parameters.h"
25#ifdef STATISTICS
26#include "Behavioural/include/Stat.h"
27#endif
28#include "Behavioural/include/Component.h"
29#ifdef VHDL
30#include "Behavioural/include/Vhdl.h"
31#endif
32#include "Behavioural/include/Usage.h"
33
34namespace morpheo {
35namespace behavioural {
36namespace core {
37namespace multi_execute_loop {
38namespace execute_loop {
39namespace multi_execute_unit {
40namespace execute_unit {
41namespace load_store_unit {
42
43
44  class Load_store_unit
45#if SYSTEMC
46    : public sc_module
47#endif
48  {
49    // -----[ fields ]----------------------------------------------------
50    // Parameters
51  protected : const std::string  _name;
52  protected : const Parameters * _param;
53  private   : const Tusage_t     _usage;
54
55#ifdef STATISTICS
56  public    : Stat                           * _stat;
57
58  private   : counter_t                      * _stat_use_store_queue;
59  private   : counter_t                      * _stat_use_load_queue;
60  private   : counter_t                      * _stat_use_speculative_access_queue;
61
62  private   : counter_t                      * _stat_average_use_store_queue;
63  private   : counter_t                      * _stat_average_use_load_queue;
64  private   : counter_t                      * _stat_average_use_speculative_access_queue;
65
66  private   : counter_t                      * _stat_percent_use_store_queue;
67  private   : counter_t                      * _stat_percent_use_load_queue;
68  private   : counter_t                      * _stat_percent_use_speculative_access_queue;
69
70  private   : counter_t                      * _stat_nb_inst_load;
71  private   : counter_t                      * _stat_nb_inst_load_commit_speculative;
72  private   : counter_t                      * _stat_nb_inst_load_commit_miss;
73
74//   private   : counter_t                      * _stat_nb_load_miss_speculation;
75//   private   : counter_t                      * _stat_nb_head_ko;
76
77//   private   : counter_t                      * _stat_nb_inst_load;
78//   private   : counter_t                      * _stat_nb_inst_store;
79//   private   : counter_t                      * _stat_nb_inst_lock;
80//   private   : counter_t                      * _stat_nb_inst_prefetch;
81//   private   : counter_t                      * _stat_nb_inst_invalid;
82//   private   : counter_t                      * _stat_nb_inst_flush;
83//   private   : counter_t                      * _stat_nb_inst_sync;
84#endif
85
86  public    : Component                      * _component;
87  private   : Interfaces                     * _interfaces;
88
89#ifdef SYSTEMC
90    // ~~~~~[ Interface ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
91    // Interface
92  public    : SC_CLOCK                      *  in_CLOCK        ;
93  public    : SC_IN (Tcontrol_t)            *  in_NRESET       ;
94
95    // ~~~~~[ Interface "memory_in" ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
96  public    : SC_IN (Tcontrol_t        )   **  in_MEMORY_IN_VAL                  ;//[nb_inst_memory]
97  public    : SC_OUT(Tcontrol_t        )   ** out_MEMORY_IN_ACK                  ;//[nb_inst_memory]
98  public    : SC_IN (Tcontext_t        )   **  in_MEMORY_IN_CONTEXT_ID           ;//[nb_inst_memory]
99  public    : SC_IN (Tcontext_t        )   **  in_MEMORY_IN_FRONT_END_ID         ;//[nb_inst_memory]
100  public    : SC_IN (Tcontext_t        )   **  in_MEMORY_IN_OOO_ENGINE_ID        ;//[nb_inst_memory]
101  public    : SC_IN (Tpacket_t         )   **  in_MEMORY_IN_PACKET_ID            ;//[nb_inst_memory]
102  public    : SC_IN (Toperation_t      )   **  in_MEMORY_IN_OPERATION            ;//[nb_inst_memory]
103  public    : SC_IN (Ttype_t           )   **  in_MEMORY_IN_TYPE                 ;//[nb_inst_memory]
104  public    : SC_IN (Tlsq_ptr_t        )   **  in_MEMORY_IN_STORE_QUEUE_PTR_WRITE;//[nb_inst_memory]
105  public    : SC_IN (Tlsq_ptr_t        )   **  in_MEMORY_IN_LOAD_QUEUE_PTR_WRITE ;//[nb_inst_memory]
106  public    : SC_IN (Tcontrol_t        )   **  in_MEMORY_IN_HAS_IMMEDIAT         ;//[nb_inst_memory]
107  public    : SC_IN (Tgeneral_data_t   )   **  in_MEMORY_IN_IMMEDIAT             ;//[nb_inst_memory] // memory address
108  public    : SC_IN (Tgeneral_data_t   )   **  in_MEMORY_IN_DATA_RA              ;//[nb_inst_memory] // memory address
109  public    : SC_IN (Tgeneral_data_t   )   **  in_MEMORY_IN_DATA_RB              ;//[nb_inst_memory] // data        (store)
110  public    : SC_IN (Tspecial_data_t   )   **  in_MEMORY_IN_DATA_RC              ;//[nb_inst_memory]
111  public    : SC_IN (Tcontrol_t        )   **  in_MEMORY_IN_WRITE_RD             ;//[nb_inst_memory] // = (operation==load)
112  public    : SC_IN (Tgeneral_address_t)   **  in_MEMORY_IN_NUM_REG_RD           ;//[nb_inst_memory] // destination (load)
113  public    : SC_IN (Tcontrol_t        )   **  in_MEMORY_IN_WRITE_RE             ;//[nb_inst_memory]
114  public    : SC_IN (Tspecial_address_t)   **  in_MEMORY_IN_NUM_REG_RE           ;//[nb_inst_memory]
115
116    // ~~~~~[ Interface "memory_out" ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
117  public    : SC_OUT(Tcontrol_t        )   ** out_MEMORY_OUT_VAL                 ;//[nb_inst_memory]
118  public    : SC_IN (Tcontrol_t        )   **  in_MEMORY_OUT_ACK                 ;//[nb_inst_memory]
119  public    : SC_OUT(Tcontext_t        )   ** out_MEMORY_OUT_CONTEXT_ID          ;//[nb_inst_memory]
120  public    : SC_OUT(Tcontext_t        )   ** out_MEMORY_OUT_FRONT_END_ID        ;//[nb_inst_memory]
121  public    : SC_OUT(Tcontext_t        )   ** out_MEMORY_OUT_OOO_ENGINE_ID       ;//[nb_inst_memory]
122  public    : SC_OUT(Tpacket_t         )   ** out_MEMORY_OUT_PACKET_ID           ;//[nb_inst_memory]
123//public    : SC_OUT(Toperation_t      )   ** out_MEMORY_OUT_OPERATION           ;//[nb_inst_memory]
124//public    : SC_OUT(Ttype_t           )   ** out_MEMORY_OUT_TYPE                ;//[nb_inst_memory]
125  public    : SC_OUT(Tcontrol_t        )   ** out_MEMORY_OUT_WRITE_RD            ;//[nb_inst_memory] // = (operation==load)
126  public    : SC_OUT(Tgeneral_address_t)   ** out_MEMORY_OUT_NUM_REG_RD          ;//[nb_inst_memory] // destination (load)
127  public    : SC_OUT(Tgeneral_data_t   )   ** out_MEMORY_OUT_DATA_RD             ;//[nb_inst_memory] // data        (load)
128  public    : SC_OUT(Tcontrol_t        )   ** out_MEMORY_OUT_WRITE_RE            ;//[nb_inst_memory]
129  public    : SC_OUT(Tspecial_address_t)   ** out_MEMORY_OUT_NUM_REG_RE          ;//[nb_inst_memory]
130  public    : SC_OUT(Tspecial_data_t   )   ** out_MEMORY_OUT_DATA_RE             ;//[nb_inst_memory]
131  public    : SC_OUT(Texception_t      )   ** out_MEMORY_OUT_EXCEPTION           ;//[nb_inst_memory]
132  public    : SC_OUT(Tcontrol_t        )   ** out_MEMORY_OUT_NO_SEQUENCE         ;//[nb_inst_memory]
133  public    : SC_OUT(Taddress_t        )   ** out_MEMORY_OUT_ADDRESS             ;//[nb_inst_memory]
134   
135    // ~~~~~[ Interface "dcache_req" ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
136  public    : SC_OUT(Tcontrol_t        )   ** out_DCACHE_REQ_VAL                 ;//[nb_cache_port]
137  public    : SC_IN (Tcontrol_t        )   **  in_DCACHE_REQ_ACK                 ;//[nb_cache_port]
138  public    : SC_OUT(Tcontext_t        )   ** out_DCACHE_REQ_CONTEXT_ID          ;//[nb_cache_port]
139  public    : SC_OUT(Tpacket_t         )   ** out_DCACHE_REQ_PACKET_ID           ;//[nb_cache_port]
140  public    : SC_OUT(Tdcache_address_t )   ** out_DCACHE_REQ_ADDRESS             ;//[nb_cache_port]
141  public    : SC_OUT(Tdcache_type_t    )   ** out_DCACHE_REQ_TYPE                ;//[nb_cache_port]
142  public    : SC_OUT(Tdcache_data_t    )   ** out_DCACHE_REQ_WDATA               ;//[nb_cache_port]
143
144    // ~~~~~[ Interface "dcache_rsp" ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
145  public    : SC_IN (Tcontrol_t        )   **  in_DCACHE_RSP_VAL                 ;//[nb_cache_port]
146  public    : SC_OUT(Tcontrol_t        )   ** out_DCACHE_RSP_ACK                 ;//[nb_cache_port]
147  public    : SC_IN (Tcontext_t        )   **  in_DCACHE_RSP_CONTEXT_ID          ;//[nb_cache_port]
148  public    : SC_IN (Tpacket_t         )   **  in_DCACHE_RSP_PACKET_ID           ;//[nb_cache_port]
149  public    : SC_IN (Tdcache_data_t    )   **  in_DCACHE_RSP_RDATA               ;//[nb_cache_port]
150  public    : SC_IN (Tdcache_error_t   )   **  in_DCACHE_RSP_ERROR               ;//[nb_cache_port]
151
152    // ~~~~~[ Interface "bypass_memory" ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
153  public    : SC_OUT(Tcontrol_t        )   ** out_BYPASS_MEMORY_VAL          ; //[nb_bypass_memory]
154  public    : SC_OUT(Tcontext_t        )   ** out_BYPASS_MEMORY_OOO_ENGINE_ID; //[nb_bypass_memory]
155  public    : SC_OUT(Tgeneral_address_t)   ** out_BYPASS_MEMORY_NUM_REG      ; //[nb_bypass_memory]
156  public    : SC_OUT(Tgeneral_data_t   )   ** out_BYPASS_MEMORY_DATA         ; //[nb_bypass_memory]
157
158    // ~~~~~[ Component ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~   
159  protected : Tstore_queue_entry_t                                        * _store_queue;
160  protected : Tload_queue_entry_t                                         * _load_queue;
161  protected : Tspeculative_access_queue_entry_t                           * _speculative_access_queue;
162  protected : morpheo::behavioural::generic::queue_control::Queue_Control * _speculative_access_queue_control;
163
164    // function pointer
165  public    : void (morpheo::behavioural::core::multi_execute_loop::execute_loop::multi_execute_unit::execute_unit::load_store_unit::Load_store_unit::*function_transition     ) (void);
166  public    : void (morpheo::behavioural::core::multi_execute_loop::execute_loop::multi_execute_unit::execute_unit::load_store_unit::Load_store_unit::*function_genMoore       ) (void);
167  public    : void (morpheo::behavioural::core::multi_execute_loop::execute_loop::multi_execute_unit::execute_unit::load_store_unit::Load_store_unit::*function_genMealy_dcache) (void);
168  public    : void (morpheo::behavioural::core::multi_execute_loop::execute_loop::multi_execute_unit::execute_unit::load_store_unit::Load_store_unit::*function_genMealy_insert) (void);
169  public    : void (morpheo::behavioural::core::multi_execute_loop::execute_loop::multi_execute_unit::execute_unit::load_store_unit::Load_store_unit::*function_genMealy_retire) (void);
170
171    // ~~~~~[ Register ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~   
172
173    // ~~~~~[ Internal ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
174
175    // Registers
176  public    : Tlsq_ptr_t                      reg_STORE_QUEUE_PTR_READ;
177//public    : Tlsq_ptr_t                      reg_LOAD_QUEUE_PTR_READ ;
178  public    : Tlsq_ptr_t                      reg_LOAD_QUEUE_CHECK_PRIORITY ;
179
180    // signal
181  public    : Tlsq_ptr_t                      internal_SPECULATIVE_ACCESS_QUEUE_PTR_READ ;
182                                             
183  private   : Tcontrol_t                      internal_MEMORY_IN_ACK          ;
184  private   : uint32_t                        internal_MEMORY_IN_PORT         ;
185
186  private   : Tcontrol_t                      internal_MEMORY_OUT_VAL         ;
187  private   : Tselect_queue_t                 internal_MEMORY_OUT_SELECT_QUEUE;
188  private   : Tlsq_ptr_t                      internal_MEMORY_OUT_PTR         ;
189                                             
190  private   : Tcontrol_t                      internal_DCACHE_RSP_ACK         ;
191  private   : Tcontrol_t                      internal_DCACHE_REQ_VAL         ;
192  private   : Tselect_queue_t                 internal_DCACHE_REQ_SELECT_QUEUE;
193#endif
194
195    // -----[ methods ]---------------------------------------------------
196
197#ifdef SYSTEMC
198    SC_HAS_PROCESS (Load_store_unit);
199#endif
200  public  :          Load_store_unit             
201  (
202#ifdef SYSTEMC
203   sc_module_name                                name,
204#else                                         
205   std::string                                   name,
206#endif                                         
207#ifdef STATISTICS
208   morpheo::behavioural::Parameters_Statistics * param_statistics,
209#endif
210   Parameters                                  * param,
211   morpheo::behavioural::Tusage_t                usage );
212  public  :          ~Load_store_unit             (void);
213                                               
214#ifdef SYSTEMC                                 
215  private : void     allocation                (void);
216  private : void     deallocation              (void);
217
218  public  : void     transition                (void);
219  public  : void     genMoore                  (void);
220  public  : void     genMealy_dcache           (void);
221  public  : void     genMealy_insert           (void);
222  public  : void     genMealy_retire           (void);
223   
224  public  : void     function_speculative_load_commit_transition      (void);
225  public  : void     function_speculative_load_commit_genMoore        (void);
226  public  : void     function_speculative_load_commit_genMealy_dcache (void);
227  public  : void     function_speculative_load_commit_genMealy_insert (void);
228  public  : void     function_speculative_load_commit_genMealy_retire (void);
229#endif                                         
230
231#ifdef STATISTICS
232  public  : void     statistics_allocation     (morpheo::behavioural::Parameters_Statistics * param_statistics);
233  public  : void     statistics_deallocation   (void);
234#endif
235                                               
236#if VHDL                                       
237  public  : void     vhdl                      (void);
238  private : void     vhdl_declaration          (Vhdl * & vhdl);
239  private : void     vhdl_body                 (Vhdl * & vhdl);
240#endif                                         
241                                               
242#if defined(STATISTICS) or defined(VHDL_TESTBENCH)
243  private : void     end_cycle                 (void);
244#endif
245  };
246
247}; // end namespace load_store_unit
248}; // end namespace execute_unit
249}; // end namespace multi_execute_unit
250}; // end namespace execute_loop
251}; // end namespace multi_execute_loop
252}; // end namespace core
253
254}; // end namespace behavioural
255}; // end namespace morpheo             
256
257#endif
Note: See TracBrowser for help on using the repository browser.