source: trunk/IPs/systemC/processor/Morpheo/Behavioural/Core/Multi_Front_end/Front_end/Decod_unit/Decod/src/Decod_genMealy.cpp @ 107

Last change on this file since 107 was 107, checked in by rosiere, 15 years ago

1) Fix test in Direction_Glue for Conditionnal Branch
2) Fix Instruction Address Compute
  • Property svn:keywords set to Id
File size: 13.2 KB
Line 
1#ifdef SYSTEMC
2/*
3 * $Id: Decod_genMealy.cpp 107 2009-02-10 23:03:25Z rosiere $
4 *
5 * [ Description ]
6 *
7 */
8
9#include "Behavioural/Core/Multi_Front_end/Front_end/Decod_unit/Decod/include/Decod.h"
10
11namespace morpheo                    {
12namespace behavioural {
13namespace core {
14namespace multi_front_end {
15namespace front_end {
16namespace decod_unit {
17namespace decod {
18
19
20#undef  FUNCTION
21#define FUNCTION "Decod::genMealy"
22  void Decod::genMealy (void)
23  {
24    log_begin(Decod,FUNCTION);
25    log_function(Decod,FUNCTION,_name.c_str());
26
27    //-----------------------------------
28    // Initialization
29    //-----------------------------------
30    Tcontrol_t context_event_val = false;
31    Tcontrol_t ifetch_ack [_param->_nb_context][_param->_max_nb_inst_fetch];
32    for (uint32_t i=0; i<_param->_nb_context; i++)
33      for (uint32_t j=0; j<_param->_nb_inst_fetch[i]; j++)
34        ifetch_ack [i][j] = false;
35
36    Tcontrol_t predict_val [_param->_nb_inst_decod];
37    Tcontrol_t decod_val   [_param->_nb_inst_decod];
38    for (uint32_t i=0; i<_param->_nb_inst_decod; i++)
39      {
40        decod_val   [i] = false;
41        predict_val [i] = false;
42      }
43
44    Tcontrol_t can_continue      [_param->_nb_context];
45    Tcontrol_t can_continue_next [_param->_nb_context];   
46
47    for (uint32_t i=0; i<_param->_nb_context; i++)
48      {
49        internal_CONTEXT_HAVE_TRANSACTION [i] = false;
50        internal_CONTEXT_ADDRESS_PREVIOUS [i] = reg_CONTEXT_ADDRESS_PREVIOUS [i];
51        internal_CONTEXT_IS_DELAY_SLOT    [i] = reg_CONTEXT_IS_DELAY_SLOT    [i];
52       
53        can_continue                      [i] = PORT_READ(in_CONTEXT_DECOD_ENABLE [i]);
54        can_continue_next                 [i] = PORT_READ(in_CONTEXT_DECOD_ENABLE [i]);
55      }
56   
57    //-----------------------------------
58    // Loop of decod
59    //-----------------------------------
60    // scan all decod "slot_out"
61    std::list<generic::priority::select_t> * select = _priority->select();
62    std::list<generic::priority::select_t>::iterator it=select->begin();
63    for (uint32_t i=0; i<_param->_nb_inst_decod; i++)
64      {
65        while ((it != select->end())    and  // have a no scanned "slot_in" ?
66               (decod_val [i] == false) and  // have not a previous selected entry?
67               (context_event_val == false)) // Have not a context_event (spr_access, exception, ...)
68          {
69//          predict_val [i] = false;
70
71            Tcontext_t x = it->grp;
72            uint32_t   y = it->elt;
73
74            // Test if this instruction is valid
75            if ((PORT_READ(in_IFETCH_VAL [x][y]) == 1) and // entry is valid
76                (can_continue [x]                == 1))    // context can decod instruction (have not a previous event)
77              {
78                log_printf(TRACE,Decod,FUNCTION,"  * IFETCH [%d][%d]",x,y);   
79                log_printf(TRACE,Decod,FUNCTION,"    * decod_ack [%d] : %d",i,PORT_READ(in_DECOD_ACK [i]));
80
81                can_continue [x] = can_continue_next [x];
82
83                decod_val  [i]    = true;                        // fetch_val and decod_enable
84                ifetch_ack [x][y] = PORT_READ(in_DECOD_ACK [i]); // fetch_val and decod_enable and decod_ack
85
86                Tgeneral_data_t addr = PORT_READ(in_IFETCH_ADDRESS [x])+y;
87
88                _decod_instruction->_instruction      = PORT_READ(in_IFETCH_INSTRUCTION [x][y]);
89                _decod_instruction->_context_id       = x;
90                _decod_instruction->_address_previous = internal_CONTEXT_ADDRESS_PREVIOUS [x];
91                _decod_instruction->_address          = addr; //Compute the current address
92                _decod_instruction->_address_next     = addr+1;
93                _decod_instruction->_is_delay_slot    = internal_CONTEXT_IS_DELAY_SLOT [x];
94
95                // Test IFetch exception
96                Texception_t ifetch_exception = PORT_READ(in_IFETCH_EXCEPTION [x]);
97
98                if (ifetch_exception == EXCEPTION_IFETCH_NONE)
99                  {
100                    // Decod !
101                    log_printf(TRACE,Decod,FUNCTION,"  * DECOD [%d]",i);
102                    log_printf(TRACE,Decod,FUNCTION,"    * context       : %d",x);
103                    log_printf(TRACE,Decod,FUNCTION,"    * fetch         : %d",y);
104                    log_printf(TRACE,Decod,FUNCTION,"    * address       : %.8x (%.8x)",addr,(addr<<2));
105                    log_printf(TRACE,Decod,FUNCTION,"    * is_delay_slot : %d",internal_CONTEXT_IS_DELAY_SLOT [x]);
106                   
107                    instruction_decod (_decod_instruction, _decod_param[x]);
108
109                    log_printf(TRACE,Decod,FUNCTION,"    * address_next  : %.8x (%.8x)",_decod_instruction->_address_next,(_decod_instruction->_address_next<<2));
110                  }
111                else
112                  {
113                    // No decod : nop
114                    instruction_l_nop (_decod_instruction, _decod_param[x]);
115
116                    _decod_instruction->_exception_use = EXCEPTION_USE_NONE;
117                    _decod_instruction->_exception     = exception_ifetch_to_exception_decod(ifetch_exception);
118                   
119                    // INSTRUCTION_TLB 
120                    // INSTRUCTION_PAGE
121                    // BUS_ERROR       
122                    if (_decod_instruction->_is_delay_slot)
123                      _decod_instruction->_address_next       = _decod_instruction->_address_previous;
124                    else
125                      _decod_instruction->_address_next       = _decod_instruction->_address;
126                   
127                    _decod_instruction->_event_type         = EVENT_TYPE_EXCEPTION;
128                  }
129
130                Ttype_t      type      = _decod_instruction->_type;
131                Tdepth_t     depth     = (_param->_have_port_depth)?PORT_READ(in_CONTEXT_DEPTH [x]):0; // DEPTH_CURRENT
132
133                if (_param->_have_port_context_id)
134                PORT_WRITE(out_DECOD_CONTEXT_ID    [i], x);
135                if (_param->_have_port_depth)
136                PORT_WRITE(out_DECOD_DEPTH         [i], depth);
137                PORT_WRITE(out_DECOD_TYPE          [i], type);
138                PORT_WRITE(out_DECOD_OPERATION     [i], _decod_instruction->_operation     );
139                PORT_WRITE(out_DECOD_NO_EXECUTE    [i], _decod_instruction->_no_execute    );
140                PORT_WRITE(out_DECOD_IS_DELAY_SLOT [i], _decod_instruction->_is_delay_slot );
141//              PORT_WRITE(out_DECOD_ADDRESS       [i], addr);
142//                 if ((type == TYPE_BRANCH) and
143//                     ((_decod_instruction->_branch_condition = BRANCH_CONDITION_FLAG_SET) or
144//                      (_decod_instruction->_branch_condition = BRANCH_CONDITION_FLAG_UNSET)))
145//                 PORT_WRITE(out_DECOD_ADDRESS_NEXT  [i], _decod_instruction->_address+2);
146//                 else
147                PORT_WRITE(out_DECOD_ADDRESS_NEXT  [i], _decod_instruction->_address_next  );
148                PORT_WRITE(out_DECOD_HAS_IMMEDIAT  [i], _decod_instruction->_has_immediat  );
149                PORT_WRITE(out_DECOD_IMMEDIAT      [i], _decod_instruction->_immediat      );
150                PORT_WRITE(out_DECOD_READ_RA       [i], _decod_instruction->_read_ra       );
151                PORT_WRITE(out_DECOD_NUM_REG_RA    [i], _decod_instruction->_num_reg_ra    );
152                PORT_WRITE(out_DECOD_READ_RB       [i], _decod_instruction->_read_rb       );
153                PORT_WRITE(out_DECOD_NUM_REG_RB    [i], _decod_instruction->_num_reg_rb    );
154                PORT_WRITE(out_DECOD_READ_RC       [i], _decod_instruction->_read_rc       );
155                PORT_WRITE(out_DECOD_NUM_REG_RC    [i], _decod_instruction->_num_reg_rc    );
156                PORT_WRITE(out_DECOD_WRITE_RD      [i],(_decod_instruction->_num_reg_rd!=0)?_decod_instruction->_write_rd:0);
157                PORT_WRITE(out_DECOD_NUM_REG_RD    [i], _decod_instruction->_num_reg_rd    );
158                PORT_WRITE(out_DECOD_WRITE_RE      [i], _decod_instruction->_write_re      );
159                PORT_WRITE(out_DECOD_NUM_REG_RE    [i], _decod_instruction->_num_reg_re    );
160                PORT_WRITE(out_DECOD_EXCEPTION_USE [i], _decod_instruction->_exception_use );
161//              PORT_WRITE(out_DECOD_EXCEPTION     [i], _decod_instruction->_exception     );
162
163                // Branch predictor can accept : the depth is valid
164                log_printf(TRACE,Decod,FUNCTION,"    * context_depth_val : %d",PORT_READ(in_CONTEXT_DEPTH_VAL [x]));
165                decod_val   [i]    &= PORT_READ(in_CONTEXT_DEPTH_VAL [x]);
166                ifetch_ack  [x][y] &= PORT_READ(in_CONTEXT_DEPTH_VAL [x]);
167
168                if (type == TYPE_BRANCH)
169                  {
170                    log_printf(TRACE,Decod,FUNCTION,"    * type is branch");
171                    log_printf(TRACE,Decod,FUNCTION,"      * predict_val  : %d",ifetch_ack [x][y]);
172                    log_printf(TRACE,Decod,FUNCTION,"      * predict_ack  : %d",PORT_READ(in_PREDICT_ACK [i]));
173
174                    log_printf(TRACE,Decod,FUNCTION,"      * address src  : %.8x (%.8x)",_decod_instruction->_address     ,_decod_instruction->_address     <<2);
175                    log_printf(TRACE,Decod,FUNCTION,"      * address dest : %.8x (%.8x)",_decod_instruction->_address_next,_decod_instruction->_address_next<<2);
176                   
177                    predict_val [i]     = ifetch_ack  [x][y] // and decod_val [i]
178                      ;
179                    decod_val   [i]    &= PORT_READ(in_PREDICT_ACK [i]);// predict_ack and fetch_val and decod_enable               
180                    ifetch_ack  [x][y] &= PORT_READ(in_PREDICT_ACK [i]);// predict_ack and fetch_val and decod_enable and decod_ack
181               
182                    if (_param->_have_port_context_id)
183                    PORT_WRITE(out_PREDICT_CONTEXT_ID                  [i],x);
184                    PORT_WRITE(out_PREDICT_MATCH_INST_IFETCH_PTR       [i],y == ((_param->_have_port_inst_ifetch_ptr)?PORT_READ(in_IFETCH_INST_IFETCH_PTR [x]):0));
185                    PORT_WRITE(out_PREDICT_BRANCH_STATE                [i],PORT_READ(in_IFETCH_BRANCH_STATE                [x]));
186                    if (_param->_have_port_depth)
187                    PORT_WRITE(out_PREDICT_BRANCH_UPDATE_PREDICTION_ID [i],PORT_READ(in_IFETCH_BRANCH_UPDATE_PREDICTION_ID [x]));
188                    PORT_WRITE(out_PREDICT_BRANCH_CONDITION            [i],_decod_instruction->_branch_condition  );
189//                  PORT_WRITE(out_PREDICT_BRANCH_STACK_WRITE          [i],_decod_instruction->_branch_stack_write);
190                    PORT_WRITE(out_PREDICT_BRANCH_DIRECTION            [i],_decod_instruction->_branch_direction  );
191                    PORT_WRITE(out_PREDICT_ADDRESS_SRC                 [i],_decod_instruction->_address           );
192                    PORT_WRITE(out_PREDICT_ADDRESS_DEST                [i],_decod_instruction->_address_next      );
193               
194                    //can_continue_next [x] = PORT_READ(in_PREDICT_CAN_CONTINUE [i]); // can continue is set if direction is "not take" (also, continue is sequential order)
195                    can_continue_next [x] = false; // one branch per context, the DS don't execute
196                  }
197
198                Tevent_type_t event_type = _decod_instruction->_event_type;
199                if (event_type != EVENT_TYPE_NONE)
200                  {
201                    // speculative jump at the exception handler
202                    // if type = TYPE_BRANCH, also event_type == EVENT_TYPE_NONE
203                    context_event_val   = ifetch_ack  [x][y] // and decod_val [i]
204                      ;
205                    decod_val   [i]    &= PORT_READ(in_CONTEXT_EVENT_ACK);// context_event_ack and fetch_val and decod_enable             
206                    ifetch_ack  [x][y] &= PORT_READ(in_CONTEXT_EVENT_ACK);// context_event_ack and fetch_val and decod_enable and decod_ack
207
208                    if (_param->_have_port_context_id)
209                    PORT_WRITE(out_CONTEXT_EVENT_CONTEXT_ID   , x);
210                    if (_param->_have_port_depth)
211                    PORT_WRITE(out_CONTEXT_EVENT_DEPTH        , depth);
212                    PORT_WRITE(out_CONTEXT_EVENT_TYPE         , _decod_instruction->_event_type    );
213                    PORT_WRITE(out_CONTEXT_EVENT_IS_DELAY_SLOT, _decod_instruction->_is_delay_slot );
214                    PORT_WRITE(out_CONTEXT_EVENT_ADDRESS      , _decod_instruction->_address       );
215                    PORT_WRITE(out_CONTEXT_EVENT_ADDRESS_EPCR , _decod_instruction->_address_next  );
216                  }
217
218                // fetch_ack =
219                //   ((event_type == EVENT_TYPE_NONE) or ((event_type != EVENT_TYPE_NONE) and context_event_ack)) and
220                //   ((type       == TYPE_BRANCH    ) or ((type       != TYPE_BRANCH    ) and predict_ack      )) and
221                //   fetch_val and decod_ack and decod_enable and true (is decod_val)
222
223                // To compute the "next previous" address
224                Tcontrol_t have_transaction = ifetch_ack [x][y];
225
226                internal_CONTEXT_HAVE_TRANSACTION [x] |= have_transaction;
227                if (have_transaction)
228                  {
229                    internal_CONTEXT_ADDRESS_PREVIOUS [x] = addr;
230                    internal_CONTEXT_IS_DELAY_SLOT    [x] = (type == TYPE_BRANCH); // next is a delay slot if current have branch type
231                  }
232
233                can_continue [x] &= have_transaction; // to have a in order decod !!! if a previous instruction can decod, also next instruction can't decod.
234              }
235
236            log_printf(TRACE,Decod,FUNCTION,"    - num_(decod, context, fetch) : %d %d %d",i, x, y);
237            log_printf(TRACE,Decod,FUNCTION,"      - ifetch_ack        : %d",ifetch_ack  [x][y]);
238            log_printf(TRACE,Decod,FUNCTION,"      - context_event_val : %d",context_event_val );
239            log_printf(TRACE,Decod,FUNCTION,"      - predict_val       : %d",predict_val [i]   );
240            log_printf(TRACE,Decod,FUNCTION,"      - decod_val         : %d",decod_val   [i]   );
241           
242            it ++;
243          }
244      }
245    //-----------------------------------
246    // Write output
247    //-----------------------------------
248
249    for (uint32_t i=0; i<_param->_nb_context; i++)
250      for (uint32_t j=0; j<_param->_nb_inst_fetch[i]; j++)
251        PORT_WRITE(out_IFETCH_ACK [i][j], ifetch_ack [i][j]);
252
253    PORT_WRITE(out_CONTEXT_EVENT_VAL, context_event_val);
254
255    for (uint32_t i=0; i<_param->_nb_inst_decod; i++)
256      {
257        PORT_WRITE(out_PREDICT_VAL [i], predict_val [i]);
258        PORT_WRITE(out_DECOD_VAL   [i], decod_val   [i]);
259       
260#ifdef STATISTICS
261        internal_DECOD_VAL [i] = decod_val [i];
262#endif
263      }
264
265    log_end(Decod,FUNCTION);
266  };
267
268}; // end namespace decod
269}; // end namespace decod_unit
270}; // end namespace front_end
271}; // end namespace multi_front_end
272}; // end namespace core
273
274}; // end namespace behavioural
275}; // end namespace morpheo             
276#endif
Note: See TracBrowser for help on using the repository browser.