source: trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Graph/synthese_FPGA-registerfile_2_bank.dat @ 57

Last change on this file since 57 was 57, checked in by rosiere, 17 years ago
  • VHDL - RegisterFile_Multi_Banked (only partial_crossbar)
  • SystemC - modif Component, interface and co -> ajout du type Tusage_T pour instancier un coposant mais ne demander que le VHDL ou le systemC.
  • Séminaire interne
File size: 1.2 KB
Line 
1 20  618  # R:1  W:1     0   228 ( 100  128)
2 20  512  # R:1  W:1     0   228 ( 100  128)
3 80  672  # R:2  W:1     0   274 ( 146  128)
4 80  512  # R:2  W:1     0   274 ( 146  128)
5140  760  # R:4  W:1     0   354 ( 226  128)
6140  512  # R:4  W:1     0   354 ( 226  128)
7200  942  # R:8  W:1     0   520 ( 392  128)
8200  512  # R:8  W:1     0   520 ( 392  128)
9260  705  # R:1  W:2     0   309 ( 181  128)
10260  512  # R:1  W:2     0   309 ( 181  128)
11320  795  # R:1  W:4     0   391 ( 263  128)
12320  512  # R:1  W:4     0   391 ( 263  128)
13380  979  # R:1  W:8     0   559 ( 431  128)
14380  512  # R:1  W:8     0   559 ( 431  128)
15# 20  228  # R:1  W:1     0   228 ( 100  128)
16# 20  128  # R:1  W:1     0   228 ( 100  128)
17# 80  274  # R:2  W:1     0   274 ( 146  128)
18# 80  128  # R:2  W:1     0   274 ( 146  128)
19#140  354  # R:4  W:1     0   354 ( 226  128)
20#140  128  # R:4  W:1     0   354 ( 226  128)
21#200  520  # R:8  W:1     0   520 ( 392  128)
22#200  128  # R:8  W:1     0   520 ( 392  128)
23#260  309  # R:1  W:2     0   309 ( 181  128)
24#260  128  # R:1  W:2     0   309 ( 181  128)
25#320  391  # R:1  W:4     0   391 ( 263  128)
26#320  128  # R:1  W:4     0   391 ( 263  128)
27#380  559  # R:1  W:8     0   559 ( 431  128)
28#380  128  # R:1  W:8     0   559 ( 431  128)
Note: See TracBrowser for help on using the repository browser.