source: trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Graph/synthese_FPGA-registerfile_8_bank.dat @ 57

Last change on this file since 57 was 57, checked in by rosiere, 17 years ago
  • VHDL - RegisterFile_Multi_Banked (only partial_crossbar)
  • SystemC - modif Component, interface and co -> ajout du type Tusage_T pour instancier un coposant mais ne demander que le VHDL ou le systemC.
  • Séminaire interne
File size: 630 bytes
Line 
1 40  885  # R:1  W:1     0   881 ( 369  512)
2 40  512  # R:1  W:1     0   881 ( 369  512)
3100 1120  # R:2  W:1     0  1084 ( 572  512)
4100  512  # R:2  W:1     0  1084 ( 572  512)
5160 1460  # R:4  W:1     0  1392 ( 880  512)
6160  512  # R:4  W:1     0  1392 ( 880  512)
7220 2163  # R:8  W:1     0  2024 (1512  512)
8220  512  # R:8  W:1     0  2024 (1512  512)
9280 1215  # R:1  W:2     0  1183 ( 671  512)
10280  512  # R:1  W:2     0  1183 ( 671  512)
11340 1555  # R:1  W:4     0  1491 ( 979  512)
12340  512  # R:1  W:4     0  1491 ( 979  512)
13400 2285  # R:1  W:8     0  2156 (1644  512)
14400  512  # R:1  W:8     0  2156 (1644  512)
Note: See TracBrowser for help on using the repository browser.