| 1 | #FIG 3.2 |
|---|
| 2 | Landscape |
|---|
| 3 | Center |
|---|
| 4 | Inches |
|---|
| 5 | Letter |
|---|
| 6 | 100.00 |
|---|
| 7 | Single |
|---|
| 8 | -2 |
|---|
| 9 | 1200 2 |
|---|
| 10 | 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5 |
|---|
| 11 | 5250 6900 5250 6300 4050 6300 4050 6900 5250 6900 |
|---|
| 12 | 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5 |
|---|
| 13 | 8850 6900 8850 6300 7650 6300 7650 6900 8850 6900 |
|---|
| 14 | 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5 |
|---|
| 15 | 7050 3300 7050 2700 5850 2700 5850 3300 7050 3300 |
|---|
| 16 | 2 4 0 1 0 27 50 -1 20 0.000 0 0 7 0 0 5 |
|---|
| 17 | 7050 6000 7050 5400 5850 5400 5850 6000 7050 6000 |
|---|
| 18 | 2 4 0 1 0 27 50 -1 20 0.000 0 0 7 0 0 5 |
|---|
| 19 | 7050 5100 7050 4500 5850 4500 5850 5100 7050 5100 |
|---|
| 20 | 2 4 0 1 0 27 50 -1 20 0.000 0 0 7 0 0 5 |
|---|
| 21 | 7050 4200 7050 3600 5850 3600 5850 4200 7050 4200 |
|---|
| 22 | 2 4 0 1 0 13 50 -1 20 0.000 0 0 7 0 0 5 |
|---|
| 23 | 5250 6000 5250 2700 4050 2700 4050 6000 5250 6000 |
|---|
| 24 | 2 4 0 1 0 13 50 -1 20 0.000 0 0 7 0 0 5 |
|---|
| 25 | 8850 6000 8850 2700 7650 2700 7650 6000 8850 6000 |
|---|
| 26 | 2 4 0 1 0 27 50 -1 20 0.000 0 0 7 0 0 5 |
|---|
| 27 | 7050 6900 7050 6300 5850 6300 5850 6900 7050 6900 |
|---|
| 28 | 2 4 0 1 0 13 50 -1 20 0.000 0 0 7 0 0 5 |
|---|
| 29 | 6150 8100 6150 7200 4050 7200 4050 8100 6150 8100 |
|---|
| 30 | 2 4 0 1 0 13 50 -1 20 0.000 0 0 7 0 0 5 |
|---|
| 31 | 8850 8100 8850 7200 6750 7200 6750 8100 8850 8100 |
|---|
| 32 | 4 1 0 50 -1 0 8 0.0000 0 105 1095 6450 2625 QUEUE_READ_HIT\001 |
|---|
| 33 | 4 1 0 50 -1 0 8 0.0000 0 90 705 6450 3525 RAM_DATA\001 |
|---|
| 34 | 4 1 0 50 -1 0 8 0.0000 0 90 615 6450 4425 RAM_TAG\001 |
|---|
| 35 | 4 1 0 50 -1 0 8 0.0000 0 90 705 6450 5325 RAM_LOCK\001 |
|---|
| 36 | 4 1 0 50 -1 0 8 0.0000 0 90 660 6450 6225 RAM_INFO\001 |
|---|
| 37 | 4 1 0 50 -1 0 8 0.0000 0 105 840 4650 2550 DCACHE_REQ\001 |
|---|
| 38 | 4 1 0 50 -1 0 8 0.0000 0 90 825 8250 2550 DCACHE_RSP\001 |
|---|
| 39 | 4 1 0 50 -1 0 8 0.0000 0 105 735 4650 6600 QUEUE_REQ\001 |
|---|
| 40 | 4 1 0 50 -1 0 8 0.0000 0 105 720 8250 6600 QUEUE_RSP\001 |
|---|
| 41 | 4 1 0 50 -1 0 8 0.0000 0 90 855 7800 7650 FSM_VCI_RSP\001 |
|---|
| 42 | 4 1 0 50 -1 0 8 0.0000 0 105 870 5100 7650 FSM_VCI_REQ\001 |
|---|
| 43 | 4 1 0 50 -1 0 8 0.0000 0 105 540 5100 8400 VCI_REQ\001 |
|---|
| 44 | 4 1 0 50 -1 0 8 0.0000 0 90 525 7800 8400 VCI_RSP\001 |
|---|
| 45 | 4 1 0 50 -1 0 8 0.0000 0 105 1170 4650 4350 FSM_DCACHE_REQ\001 |
|---|
| 46 | 4 1 0 50 -1 0 8 0.0000 0 90 1155 8250 4350 FSM_DCACHE_RSP\001 |
|---|
