[91] | 1 | #FIG 3.2 |
---|
| 2 | Landscape |
---|
| 3 | Center |
---|
| 4 | Inches |
---|
| 5 | Letter |
---|
| 6 | 100.00 |
---|
| 7 | Single |
---|
| 8 | -2 |
---|
| 9 | 1200 2 |
---|
| 10 | 6 4950 3000 5850 3450 |
---|
| 11 | 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5 |
---|
| 12 | 5850 3450 5850 3000 4950 3000 4950 3450 5850 3450 |
---|
| 13 | 4 1 0 50 -1 -1 10 0.0000 4 105 615 5400 3225 Generator\001 |
---|
| 14 | -6 |
---|
| 15 | 6 7350 3000 8250 3450 |
---|
| 16 | 2 4 0 1 0 11 50 -1 20 0.000 0 0 7 0 0 5 |
---|
| 17 | 8250 3450 8250 3000 7350 3000 7350 3450 8250 3450 |
---|
| 18 | 4 1 0 50 -1 -1 10 0.0000 4 105 465 7800 3225 Viewer\001 |
---|
| 19 | -6 |
---|
| 20 | 6 4875 1950 5925 2550 |
---|
| 21 | 5 1 0 1 0 29 50 -1 20 0.000 0 1 0 0 5175.000 2100.000 4950 2400 5175 2475 5400 2400 |
---|
| 22 | 5 1 0 1 0 2 48 -1 40 0.000 0 0 0 0 5625.000 2700.000 5400 2400 5625 2325 5850 2400 |
---|
| 23 | 2 1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4 |
---|
| 24 | 4950 2400 4950 1950 5850 1950 5850 2400 |
---|
| 25 | 4 1 0 50 -1 -1 10 0.0000 4 105 630 5400 2100 Simulator\001 |
---|
| 26 | 4 1 0 50 -1 -1 10 0.0000 4 105 270 5400 2325 .sim\001 |
---|
| 27 | -6 |
---|
| 28 | 6 7275 1950 8325 2550 |
---|
| 29 | 5 1 0 1 0 29 50 -1 20 0.000 0 1 0 0 7575.000 2100.000 7350 2400 7575 2475 7800 2400 |
---|
| 30 | 5 1 0 1 0 2 48 -1 40 0.000 0 0 0 0 8025.000 2700.000 7800 2400 8025 2325 8250 2400 |
---|
| 31 | 2 1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4 |
---|
| 32 | 7350 2400 7350 1950 8250 1950 8250 2400 |
---|
| 33 | 4 1 0 50 -1 -1 10 0.0000 4 135 240 7800 2325 .cfg\001 |
---|
| 34 | 4 1 0 50 -1 -1 10 0.0000 4 135 885 7800 2100 Configuration\001 |
---|
| 35 | -6 |
---|
| 36 | 6 6075 1950 7125 2550 |
---|
| 37 | 5 1 0 1 0 29 50 -1 20 0.000 0 1 0 0 6375.000 2100.000 6150 2400 6375 2475 6600 2400 |
---|
| 38 | 5 1 0 1 0 2 48 -1 40 0.000 0 0 0 0 6825.000 2700.000 6600 2400 6825 2325 7050 2400 |
---|
| 39 | 2 1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4 |
---|
| 40 | 6150 2400 6150 1950 7050 1950 7050 2400 |
---|
| 41 | 4 1 0 50 -1 -1 10 0.0000 4 105 255 6600 2325 .gen\001 |
---|
| 42 | 4 1 0 50 -1 -1 10 0.0000 4 105 420 6600 2100 Limits\001 |
---|
| 43 | -6 |
---|
| 44 | 6 4275 5100 5325 5700 |
---|
| 45 | 6 4275 5100 5325 5700 |
---|
| 46 | 5 1 0 1 0 2 50 -1 20 0.000 0 1 0 0 4575.000 5250.000 4350 5550 4575 5625 4800 5550 |
---|
| 47 | 5 1 0 1 0 2 49 -1 40 0.000 0 0 0 0 5025.000 5850.000 4800 5550 5025 5475 5250 5550 |
---|
| 48 | 2 1 0 1 0 2 50 -1 20 0.000 0 0 7 0 0 4 |
---|
| 49 | 4350 5550 4350 5100 5250 5100 5250 5550 |
---|
| 50 | -6 |
---|
| 51 | 4 1 0 50 -1 -1 10 0.0000 4 105 630 4800 5250 TestBench\001 |
---|
| 52 | 4 1 0 50 -1 -1 10 0.0000 4 105 435 4800 5475 VHDL\001 |
---|
| 53 | -6 |
---|
| 54 | 6 5475 5100 6525 5700 |
---|
| 55 | 5 1 0 1 0 2 49 -1 40 0.000 0 0 0 0 6225.000 5850.000 6000 5550 6225 5475 6450 5550 |
---|
| 56 | 5 1 0 1 0 29 50 -1 20 0.000 0 1 0 0 5775.000 5250.000 5550 5550 5775 5625 6000 5550 |
---|
| 57 | 2 1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4 |
---|
| 58 | 5550 5550 5550 5100 6450 5100 6450 5550 |
---|
| 59 | 4 1 0 50 -1 -1 10 0.0000 4 105 585 6000 5325 Statistics\001 |
---|
| 60 | -6 |
---|
| 61 | 6 6075 4050 7125 4650 |
---|
| 62 | 5 1 0 1 0 2 49 -1 40 0.000 0 0 0 0 6825.000 4800.000 6600 4500 6825 4425 7050 4500 |
---|
| 63 | 5 1 0 1 0 29 50 -1 20 0.000 0 1 0 0 6375.000 4200.000 6150 4500 6375 4575 6600 4500 |
---|
| 64 | 2 1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4 |
---|
| 65 | 6150 4500 6150 4050 7050 4050 7050 4500 |
---|
| 66 | 4 1 0 50 -1 -1 10 0.0000 4 105 585 6600 4200 Positions\001 |
---|
| 67 | 4 1 0 50 -1 -1 10 0.0000 4 105 255 6600 4425 .pos\001 |
---|
| 68 | -6 |
---|
| 69 | 6 4950 4050 5850 4500 |
---|
| 70 | 2 4 0 1 0 4 50 -1 20 0.000 0 0 7 0 0 5 |
---|
| 71 | 5850 4050 4950 4050 4950 4500 5850 4500 5850 4050 |
---|
| 72 | 4 1 0 50 -1 -1 10 0.0000 4 135 555 5400 4275 SystemC\001 |
---|
| 73 | -6 |
---|
| 74 | 6 3675 4050 4725 4650 |
---|
| 75 | 6 3675 4050 4725 4650 |
---|
| 76 | 5 1 0 1 0 2 50 -1 20 0.000 0 1 0 0 3975.000 4200.000 3750 4500 3975 4575 4200 4500 |
---|
| 77 | 5 1 0 1 0 2 49 -1 40 0.000 0 0 0 0 4425.000 4800.000 4200 4500 4425 4425 4650 4500 |
---|
| 78 | 2 1 0 1 0 2 50 -1 20 0.000 0 0 7 0 0 4 |
---|
| 79 | 3750 4500 3750 4050 4650 4050 4650 4500 |
---|
| 80 | -6 |
---|
| 81 | 4 1 0 50 -1 -1 10 0.0000 4 105 435 4200 4275 VHDL\001 |
---|
| 82 | -6 |
---|
| 83 | 2 1 0 1 0 26 50 -1 -1 0.000 0 0 -1 1 0 2 |
---|
| 84 | 3 0 1.00 60.00 120.00 |
---|
| 85 | 5400 3450 5400 4050 |
---|
| 86 | 2 1 0 1 0 26 50 -1 -1 0.000 0 0 -1 1 0 2 |
---|
| 87 | 3 0 1.00 60.00 120.00 |
---|
| 88 | 5700 3450 6600 4050 |
---|
| 89 | 2 1 0 1 0 26 50 -1 -1 0.000 0 0 -1 1 0 2 |
---|
| 90 | 3 0 1.00 60.00 120.00 |
---|
| 91 | 5100 3450 4200 4050 |
---|
| 92 | 2 1 0 1 0 26 50 -1 -1 0.000 0 0 -1 1 0 2 |
---|
| 93 | 3 0 1.00 60.00 120.00 |
---|
| 94 | 5400 4500 6000 5100 |
---|
| 95 | 2 1 0 1 0 26 50 -1 -1 0.000 0 0 -1 1 0 2 |
---|
| 96 | 3 0 1.00 60.00 120.00 |
---|
| 97 | 5400 4500 4800 5100 |
---|
| 98 | 2 1 0 1 0 26 50 -1 -1 0.000 0 0 -1 0 1 2 |
---|
| 99 | 3 0 1.00 60.00 120.00 |
---|
| 100 | 7500 3450 6600 4050 |
---|
| 101 | 2 1 0 1 0 11 50 -1 -1 3.000 0 0 -1 1 1 4 |
---|
| 102 | 3 0 1.00 60.00 120.00 |
---|
| 103 | 3 0 1.00 60.00 120.00 |
---|
| 104 | 5550 3000 5550 2850 7650 2850 7650 3000 |
---|
| 105 | 2 1 0 1 0 11 50 -1 -1 3.000 0 0 -1 1 1 4 |
---|
| 106 | 3 0 1.00 60.00 120.00 |
---|
| 107 | 3 0 1.00 60.00 120.00 |
---|
| 108 | 5250 3000 5250 2775 7950 2775 7950 3000 |
---|
| 109 | 2 4 2 1 0 6 51 -1 20 3.000 0 0 7 0 0 5 |
---|
| 110 | 8550 2700 4650 2700 4650 3750 8550 3750 8550 2700 |
---|
| 111 | 2 1 0 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 5 |
---|
| 112 | 3 0 1.00 60.00 120.00 |
---|
| 113 | 8250 3225 8850 3225 8850 1650 7800 1650 7800 1950 |
---|
| 114 | 2 1 0 1 0 11 50 -1 -1 3.000 0 0 -1 0 0 2 |
---|
| 115 | 7800 2400 7800 2775 |
---|
| 116 | 2 1 0 1 0 11 50 -1 -1 3.000 0 0 -1 0 0 2 |
---|
| 117 | 6600 2400 6600 2850 |
---|
| 118 | 2 1 0 1 0 11 50 -1 -1 3.000 0 0 -1 1 0 2 |
---|
| 119 | 3 0 1.00 60.00 120.00 |
---|
| 120 | 5400 2400 5400 3000 |
---|
| 121 | 4 1 0 50 -1 2 12 0.0000 0 180 735 6600 3300 Morpheo\001 |
---|