Changeset 58 for trunk/IPs/systemC


Ignore:
Timestamp:
Oct 1, 2007, 1:36:39 PM (17 years ago)
Author:
rosiere
Message:

Vhdl : RegisterFile_Multi_Banked - "full crossbar"
Correction d'un bug pour le "partial crossbar"

Location:
trunk/IPs/systemC/processor/Morpheo/Behavioural
Files:
2 added
7 edited

Legend:

Unmodified
Added
Removed

  • trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Monolithic/src/RegisterFile_Monolithic.cpp

    r57 r58  
    9595  {
    9696#ifdef STATISTICS
    97     _stat->generate_file(statistics(0));
    98     delete _stat;
     97    if (_usage & USE_STATISTICS)
     98      {
     99        _stat->generate_file(statistics(0));
     100        delete _stat;
     101      }
    99102#endif
    100103

  • trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/SelfTest/src/test.cpp

    r57 r58  
    9898   * Simulation - Begin
    9999   ********************************************************/
    100   const bool     simulate_read = false;
    101100  const uint32_t nb_request    = _param->_nb_word;
    102101  // random init
    … …  
    177176     
    178177
    179       if (simulate_read == true)
    180         {
    181           cout << "<" << name << "> 2) Read the RegisterFile (no write)" << endl;
    182          
    183           nb_val = 0;
    184           nb_ack = 0;
    185           Tdata_t read_address [_param->_nb_port_read];
    186 
    187           while (nb_ack < nb_request)
    188             {
    189               cout << "cycle : " << static_cast<uint32_t> (sc_simulation_time()) << endl;
     178      {
     179        cout << "<" << name << "> 2) Read the RegisterFile (no write)" << endl;
     180       
     181        nb_val = 0;
     182        nb_ack = 0;
     183        Tdata_t read_address [_param->_nb_port_read];
     184       
     185        while (nb_ack < nb_request)
     186          {
     187            cout << "cycle : " << static_cast<uint32_t> (sc_simulation_time()) << endl;
     188           
     189            for (uint32_t num_port=0; num_port < _param->_nb_port_read; num_port ++)
     190              {
     191                if ((nb_val < nb_request) and
     192                    (READ_VAL [num_port].read() == 0))
     193                  {
     194                    read_address [num_port] = tab_address[nb_val];
     195                    READ_VAL     [num_port].write(1);
     196                    READ_ADDRESS [num_port].write(read_address [num_port]);
     197                   
     198                    nb_val ++;
     199                   
     200                    if (nb_val >= nb_request)
     201                      break;
     202                  }
     203              }
    190204             
    191               for (uint32_t num_port=0; num_port < _param->_nb_port_read; num_port ++)
    192                 {
    193                   if ((nb_val < nb_request) and
    194                       (READ_VAL [num_port].read() == 0))
    195                     {
    196                       read_address [num_port] = tab_address[nb_val];
    197                       READ_VAL     [num_port].write(1);
    198                       READ_ADDRESS [num_port].write(read_address [num_port]);
    199                      
    200                       nb_val ++;
    201                      
    202                       if (nb_val >= nb_request)
    203                         break;
    204                     }
    205                 }
    206              
    207               SC_START(1);
    208              
    209               // reset write_val port
    210               for (uint32_t num_port=0; num_port < _param->_nb_port_read; num_port ++)
    211                 {
    212                   if ((READ_ACK [num_port].read() == 1) and
    213                       (READ_VAL [num_port].read() == 1))
    214                     {
    215                       READ_VAL  [num_port] .write(0);
    216                      
    217                       cout << "(" << num_port << ") [" << read_address [num_port] << "] => " << READ_DATA [num_port].read() << endl;
    218                      
    219                       TEST(Tdata_t,READ_DATA [num_port].read(), tab_data[read_address [num_port]]);
    220                       nb_ack ++;
    221                     }
    222                 }
    223              
    224               SC_START(0);
    225             }
    226         }
     205            SC_START(1);
     206           
     207            // reset write_val port
     208            for (uint32_t num_port=0; num_port < _param->_nb_port_read; num_port ++)
     209              {
     210                if ((READ_ACK [num_port].read() == 1) and
     211                    (READ_VAL [num_port].read() == 1))
     212                  {
     213                    READ_VAL  [num_port] .write(0);
     214                   
     215                    cout << "(" << num_port << ") [" << read_address [num_port] << "] => " << READ_DATA [num_port].read() << endl;
     216                   
     217                    TEST(Tdata_t,READ_DATA [num_port].read(), tab_data[read_address [num_port]]);
     218                    nb_ack ++;
     219                  }
     220              }
     221           
     222            SC_START(0);
     223          }
     224      }
    227225    }
    228226 

  • trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/src/RegisterFile_Multi_Banked_vhdl_body.cpp

    r57 r58  
    8282            for (uint32_t k=0; k<nb_port; k++)
    8383              {
    84                 uint32_t num_port  = _param->_nb_port_read_by_bank*k+j;
     84                uint32_t num_port  = (_param->_crossbar == FULL_CROSSBAR)?k:(_param->_nb_port_read_by_bank*k+j);
    8585                string   separator = ((k==0)?" ":",");
    86                
    87                 vhdl->set_body("\t"+separator+" in_VAL_"+toString(k)+"     \t=>\tinternal_READ_"+toString(i)+"_"+toString(num_port)+"_VAL");
    88                 vhdl->set_body("\t,out_ACK_"+toString(k)+"     \t=>\tinternal_SELECT_READ_"+toString(i)+"_"+toString(num_port)+"_VAL");
     86                string   index     = (_param->_crossbar == FULL_CROSSBAR)?("_"+toString(j)):"";
     87
     88                vhdl->set_body("\t"+separator+" in_VAL_"+toString(k)+"     \t=>\tinternal_READ_"+toString(i)+"_"+toString(num_port)+index+"_VAL");
     89                vhdl->set_body("\t,out_ACK_"+toString(k)+"     \t=>\tinternal_SELECT_READ_"+toString(i)+"_"+toString(num_port)+index+"_VAL");
    8990              }
    9091            vhdl->set_body(");");
    … …  
    100101            for (uint32_t k=0; k<nb_port; k++)
    101102              {
    102                 uint32_t num_port  = _param->_nb_port_write_by_bank*k+j;
     103                uint32_t num_port  = (_param->_crossbar == FULL_CROSSBAR)?k:(_param->_nb_port_write_by_bank*k+j);
    103104                string   separator = ((k==0)?" ":",");
     105                string   index     = (_param->_crossbar == FULL_CROSSBAR)?("_"+toString(j)):"";
    104106               
    105                 vhdl->set_body("\t"+separator+" in_VAL_"+toString(k)+"     \t=>\tinternal_WRITE_"+toString(i)+"_"+toString(num_port)+"_VAL");
    106                 vhdl->set_body("\t,out_ACK_"+toString(k)+"     \t=>\tinternal_SELECT_WRITE_"+toString(i)+"_"+toString(num_port)+"_VAL");
     107                vhdl->set_body("\t"+separator+" in_VAL_"+toString(k)+"     \t=>\tinternal_WRITE_"+toString(i)+"_"+toString(num_port)+index+"_VAL");
     108                vhdl->set_body("\t,out_ACK_"+toString(k)+"     \t=>\tinternal_SELECT_WRITE_"+toString(i)+"_"+toString(num_port)+index+"_VAL");
    107109              }
    108110            vhdl->set_body(");");
    … …  
    122124            uint32_t nb_port = (_param->_crossbar == FULL_CROSSBAR)?_param->_nb_port_read:((j<read_select_limit)?read_nb_select1:read_nb_select2);
    123125
    124             vhdl->set_body("internal_BANK_READ_"+toString(i)+"_"+toString(j)+ "_VAL <= '0'");
     126            vhdl->set_body("internal_BANK_READ_"+toString(i)+"_"+toString(j)+ "_VAL  <= '0'");
    125127            for (uint32_t k=0; k<nb_port; k++)
    126128              {
    127                 uint32_t num_port  = _param->_nb_port_read_by_bank*k+j;
    128 
    129                 vhdl->set_body("\tor internal_SELECT_READ_"+toString(i)+"_"+toString(num_port)+"_VAL");
     129                uint32_t num_port  = (_param->_crossbar == FULL_CROSSBAR)?k:(_param->_nb_port_read_by_bank*k+j);
     130                string   index     = (_param->_crossbar == FULL_CROSSBAR)?("_"+toString(j)):"";
     131                vhdl->set_body("\tor internal_SELECT_READ_"+toString(i)+"_"+toString(num_port)+index+"_VAL");
    130132              }
    131133            vhdl->set_body(";");
    … …  
    138140            for (uint32_t k=0; k<nb_port; k++)
    139141              {
    140                 uint32_t num_port  = _param->_nb_port_write_by_bank*k+j;
    141 
    142                 vhdl->set_body("\tor internal_SELECT_WRITE_"+toString(i)+"_"+toString(num_port)+"_VAL");
     142                uint32_t num_port  = (_param->_crossbar == FULL_CROSSBAR)?k:(_param->_nb_port_write_by_bank*k+j);
     143                string   index     = (_param->_crossbar == FULL_CROSSBAR)?("_"+toString(j)):"";
     144
     145                vhdl->set_body("\tor internal_SELECT_WRITE_"+toString(i)+"_"+toString(num_port)+index+"_VAL");
    143146              }
    144147            vhdl->set_body(";");
    … …  
    157160            uint32_t nb_port = (_param->_crossbar == FULL_CROSSBAR)?_param->_nb_port_read:((j<read_select_limit)?read_nb_select1:read_nb_select2);
    158161
    159             vhdl->set_body("internal_BANK_READ_"+toString(i)+"_"+toString(j)+ "_ADDRESS <=");
     162            vhdl->set_body("internal_BANK_READ_"+toString(i)+"_"+toString(j)+ "_ADDRESS  <=");
    160163            for (uint32_t k=1; k<nb_port; k++)
    161164              {
    162                 uint32_t num_port  = _param->_nb_port_read_by_bank*k+j;
    163                
    164                 vhdl->set_body("\tin_READ_"+toString(num_port)+"_ADDRESS"+std_logic_range(_param->_size_address_by_bank)+" when internal_READ_"+toString(i)+"_"+toString(num_port)+"_VAL='1' else");
     165                uint32_t num_port  = (_param->_crossbar == FULL_CROSSBAR)?k:(_param->_nb_port_read_by_bank*k+j);
     166                string   index     = (_param->_crossbar == FULL_CROSSBAR)?("_"+toString(j)):"";
     167                               
     168                vhdl->set_body("\tin_READ_"+toString(num_port)+"_ADDRESS"+std_logic_range(_param->_size_address_by_bank)+"  when internal_SELECT_READ_"+toString(i)+"_"+toString(num_port)+index+"_VAL ='1' else");
    165169              }
    166170            vhdl->set_body("\tin_READ_"+toString(j)+"_ADDRESS"+std_logic_range(_param->_size_address_by_bank)+";");
    … …  
    174178            for (uint32_t k=1; k<nb_port; k++)
    175179              {
    176                 uint32_t num_port  = _param->_nb_port_write_by_bank*k+j;
    177 
    178                 vhdl->set_body("\tin_WRITE_"+toString(num_port)+"_ADDRESS"+std_logic_range(_param->_size_address_by_bank)+" when internal_WRITE_"+toString(i)+"_"+toString(num_port)+"_VAL='1' else");
     180                uint32_t num_port  = (_param->_crossbar == FULL_CROSSBAR)?k:(_param->_nb_port_write_by_bank*k+j);
     181                string   index     = (_param->_crossbar == FULL_CROSSBAR)?("_"+toString(j)):"";
     182
     183                vhdl->set_body("\tin_WRITE_"+toString(num_port)+"_ADDRESS"+std_logic_range(_param->_size_address_by_bank)+" when internal_SELECT_WRITE_"+toString(i)+"_"+toString(num_port)+index+"_VAL='1' else");
    179184              }
    180185            vhdl->set_body("\tin_WRITE_"+toString(j)+"_ADDRESS"+std_logic_range(_param->_size_address_by_bank)+";");
    … …  
    197202            for (uint32_t k=1; k<nb_port; k++)
    198203              {
    199                 uint32_t num_port  = _param->_nb_port_write_by_bank*k+j;
    200 
    201                 vhdl->set_body("\tin_WRITE_"+toString(num_port)+"_DATA when internal_WRITE_"+toString(i)+"_"+toString(num_port)+"_VAL='1' else");
     204                uint32_t num_port  = (_param->_crossbar == FULL_CROSSBAR)?k:(_param->_nb_port_write_by_bank*k+j);
     205                string   index     = (_param->_crossbar == FULL_CROSSBAR)?("_"+toString(j)):"";
     206                vhdl->set_body("\tin_WRITE_"+toString(num_port)+"_DATA when internal_SELECT_WRITE_"+toString(i)+"_"+toString(num_port)+index+"_VAL='1' else");
    202207              }
    203208            vhdl->set_body("\tin_WRITE_"+toString(j)+"_DATA;");
    … …  
    216221        for (uint32_t j=0; j<_param->_nb_port_read; j ++)
    217222          {
    218             string address = (_param->_nb_bank==1)?"":("and (in_READ_"+toString(j)+"_ADDRESS"+std_logic_range(_param->_size_address-1,_param->_size_address_by_bank)+"="+std_logic_conv( _param->_size_address-_param->_size_address_by_bank,i)+")");
    219 
    220             vhdl->set_body("internal_READ_"+toString(i)+"_"+toString(j)+"_VAL <= '1' when (in_READ_"+toString(j)+"_VAL='1') "+address+"else '0';");
     223            string address = (_param->_nb_bank==1)?"":("and (in_READ_"+toString(j)+"_ADDRESS"+std_logic_range(_param->_size_address-1,_param->_size_address_by_bank)+"="+std_logic_conv( _param->_size_address-_param->_size_address_by_bank,i)+") ");
     224
     225            vhdl->set_body("internal_READ_"+toString(i)+"_"+toString(j)+"_VAL  <= '1' when (in_READ_"+toString(j)+"_VAL ='1') "+address+"else '0';");
    221226          }
    222227        for (uint32_t j=0; j<_param->_nb_port_write; j ++)
    223228          {
    224             string address = (_param->_nb_bank==1)?"":("and (in_WRITE_"+toString(j)+"_ADDRESS"+std_logic_range(_param->_size_address-1,_param->_size_address_by_bank)+"="+std_logic_conv( _param->_size_address-_param->_size_address_by_bank,i)+")");
    225             vhdl->set_body("internal_WRITE_"+toString(i)+"_"+toString(j)+"_VAL <= '1' when (in_WRITE_"+toString(j)+"_VAL='1') "+address+" else '0';");
    226           }
    227       }
    228 
     229            string address = (_param->_nb_bank==1)?"":("and (in_WRITE_"+toString(j)+"_ADDRESS"+std_logic_range(_param->_size_address-1,_param->_size_address_by_bank)+"="+std_logic_conv( _param->_size_address-_param->_size_address_by_bank,i)+") ");
     230            vhdl->set_body("internal_WRITE_"+toString(i)+"_"+toString(j)+"_VAL <= '1' when (in_WRITE_"+toString(j)+"_VAL='1') "+address+"else '0';");
     231          }
     232      }
     233
     234    if (_param->_crossbar == FULL_CROSSBAR)
     235      {
     236        for (uint32_t i=0; i<_param->_nb_bank; i++)
     237          {
     238            for (uint32_t j=0; j<_param->_nb_port_read; j++)
     239              {
     240                for (uint32_t k=0; k<_param->_nb_port_read_by_bank; k++)
     241                  {
     242                    vhdl->set_body("internal_READ_"+toString(i)+"_"+toString(j)+"_"+toString(k)+"_VAL  <= internal_READ_"+toString(i)+"_"+toString(j)+"_VAL  and not");
     243                    vhdl->set_body("\t('0'");
     244                    for (uint32_t l=0; l<k; l++)
     245                      {
     246                        vhdl->set_body("\tor internal_SELECT_READ_"+toString(i)+"_"+toString(j)+"_"+toString(l)+"_VAL");
     247                      }
     248                   
     249                    vhdl->set_body("\t);");
     250                  }
     251              }
     252            for (uint32_t j=0; j<_param->_nb_port_write; j++)
     253              {
     254                for (uint32_t k=0; k<_param->_nb_port_write_by_bank; k++)
     255                  {
     256                    vhdl->set_body("internal_WRITE_"+toString(i)+"_"+toString(j)+"_"+toString(k)+"_VAL <= internal_WRITE_"+toString(i)+"_"+toString(j)+"_VAL and not");
     257                    vhdl->set_body("\t('0'");
     258
     259                      for (uint32_t l=0; l<k; l++)
     260                      {
     261                        vhdl->set_body("\tor internal_SELECT_WRITE_"+toString(i)+"_"+toString(j)+"_"+toString(l)+"_VAL");
     262                      }
     263                   
     264                    vhdl->set_body("\t);");
     265                  }
     266              }
     267          }
     268      }
    229269    vhdl->set_body("");
    230270    vhdl->set_body("-----------------------------------");
    … …  
    237277        for (uint32_t i=0; i<_param->_nb_port_read; i ++)
    238278          {
    239             vhdl->set_body("out_READ_"+toString(i)+"_ACK <= ");
     279            vhdl->set_body("out_READ_"+toString(i)+"_ACK  <= ");
    240280            for (uint32_t j=0; j<_param->_nb_bank; j ++)
    241281              {
    242282                for (uint32_t k=0; k<_param->_nb_port_read_by_bank; k ++)
    243283                  {
    244                     vhdl->set_body("\tinternal_BANK_READ_"+toString(j)+"_"+toString(k)+"_ACK when internal_SELECT_READ_"+toString(j)+"_"+toString(k)+"_VAL = '1' else");
     284                    vhdl->set_body("\tinternal_BANK_READ_"+toString(j)+"_"+toString(k)+"_ACK  when internal_SELECT_READ_"+toString(j)+"_"+toString(i)+"_"+toString(k)+"_VAL = '1' else");
    245285                  }
    246286              }
    … …  
    251291                for (uint32_t k=0; k<_param->_nb_port_read_by_bank; k ++)
    252292                  {
    253                     vhdl->set_body("\tinternal_BANK_READ_"+toString(j)+"_"+toString(k)+"_DATA when internal_SELECT_READ_"+toString(j)+"_"+toString(k)+"_VAL = '1' else");
     293                    vhdl->set_body("\tinternal_BANK_READ_"+toString(j)+"_"+toString(k)+"_DATA when internal_SELECT_READ_"+toString(j)+"_"+toString(i)+"_"+toString(k)+"_VAL = '1' else");
    254294                  }
    255295              }
    … …  
    263303                for (uint32_t k=0; k<_param->_nb_port_write_by_bank; k ++)
    264304                  {
    265                     vhdl->set_body("\tinternal_BANK_WRITE_"+toString(j)+"_"+toString(k)+"_ACK when internal_SELECT_WRITE_"+toString(j)+"_"+toString(k)+"_VAL = '1' else");
     305                    vhdl->set_body("\tinternal_BANK_WRITE_"+toString(j)+"_"+toString(k)+"_ACK when internal_SELECT_WRITE_"+toString(j)+"_"+toString(i)+"_"+toString(k)+"_VAL = '1' else");
    266306                  }
    267307              }
    … …  
    275315            uint32_t link = _param->_link_port_read_to_bank_read[i];
    276316
    277             vhdl->set_body("out_READ_"+toString(i)+"_ACK <= ");
    278             for (uint32_t j=0; j<_param->_nb_bank; j ++)
    279               {
    280                 vhdl->set_body("\tinternal_BANK_READ_"+toString(j)+"_"+toString(link)+"_ACK when internal_SELECT_READ_"+toString(j)+"_"+toString(link)+"_VAL = '1' else");
     317            vhdl->set_body("out_READ_"+toString(i)+"_ACK  <= ");
     318            for (uint32_t j=0; j<_param->_nb_bank; j ++)
     319              {
     320                vhdl->set_body("\tinternal_BANK_READ_"+toString(j)+"_"+toString(link)+"_ACK  when internal_SELECT_READ_"+toString(j)+"_"+toString(i)+"_VAL = '1' else");
    281321              }
    282322//          vhdl->set_body("\tinternal_BANK_READ_"+toString(0)+"_"+toString(link)+"_ACK;");

  • trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/src/RegisterFile_Multi_Banked_vhdl_declaration.cpp

    r57 r58  
    2424        for (uint32_t j=0; j<_param->_nb_port_read; j ++)
    2525          {
     26            if (_param->_crossbar == FULL_CROSSBAR)
     27              {
     28                for (uint32_t k=0; k<_param->_nb_port_read_by_bank; k++)
     29                  {
     30                    vhdl->set_signal ("internal_READ_"+toString(i)+"_"+toString(j)+"_"+toString(k)+"_VAL" ,1);
     31                    vhdl->set_signal ("internal_SELECT_READ_"+toString(i)+"_"+toString(j)+"_"+toString(k)+"_VAL" ,1);
     32                  }
     33              }
     34            else
     35              vhdl->set_signal ("internal_SELECT_READ_"+toString(i)+"_"+toString(j)+"_VAL" ,1);
    2636            vhdl->set_signal ("internal_READ_"+toString(i)+"_"+toString(j)+"_VAL" ,1);
    2737            vhdl->set_signal ("internal_READ_"+toString(i)+"_"+toString(j)+"_ACK" ,1);
    28             vhdl->set_signal ("internal_SELECT_READ_"+toString(i)+"_"+toString(j)+"_VAL" ,1);
    29 
    3038          }
    3139        for (uint32_t j=0; j<_param->_nb_port_read_by_bank; j ++)
    … …  
    3644            vhdl->set_signal ("internal_BANK_READ_"+toString(i)+"_"+toString(j)+"_DATA"   ,_param->_size_word);
    3745          }
     46
    3847        for (uint32_t j=0; j<_param->_nb_port_write; j ++)
    3948          {
     49            if (_param->_crossbar == FULL_CROSSBAR)
     50              {
     51                for (uint32_t k=0; k<_param->_nb_port_write_by_bank; k++)
     52                  {
     53                    vhdl->set_signal ("internal_WRITE_"+toString(i)+"_"+toString(j)+"_"+toString(k)+"_VAL" ,1);
     54                    vhdl->set_signal ("internal_SELECT_WRITE_"+toString(i)+"_"+toString(j)+"_"+toString(k)+"_VAL"    ,1);
     55                  }
     56              }
     57            else
     58              vhdl->set_signal ("internal_SELECT_WRITE_"+toString(i)+"_"+toString(j)+"_VAL"    ,1);
    4059            vhdl->set_signal ("internal_WRITE_"+toString(i)+"_"+toString(j)+"_VAL" ,1);
    4160            vhdl->set_signal ("internal_WRITE_"+toString(i)+"_"+toString(j)+"_ACK" ,1);
    42             vhdl->set_signal ("internal_SELECT_WRITE_"+toString(i)+"_"+toString(j)+"_VAL"    ,1);
    4361          }
    4462        for (uint32_t j=0; j<_param->_nb_port_write_by_bank; j ++)

  • trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/src/Select_Priority_Fixed.cpp

    r57 r58  
    9999
    100100#ifdef STATISTICS
    101     log_printf(INFO,Select_Priority_Fixed,"~Select_Priority_Fixed","Generate Statistics file");
    102 
    103     _stat->generate_file(statistics(0));
    104    
    105     delete _stat;
     101    if (_usage & USE_STATISTICS)
     102      {
     103        log_printf(INFO,Select_Priority_Fixed,"~Select_Priority_Fixed","Generate Statistics file");
     104       
     105        _stat->generate_file(statistics(0));
     106        delete _stat;
     107      }
    106108#endif
    107109

  • trunk/IPs/systemC/processor/Morpheo/Behavioural/src/Component_vhdl_instance.cpp

    r57 r58  
    2222
    2323    // buffer all output
     24   
    2425    {
    25       vhdl->set_body ("------------------------------------------------------");
    26       vhdl->set_body ("-- Output's Buffer");
    27       vhdl->set_body ("------------------------------------------------------");
    28 
    2926      // for each interface
    3027      list<Interface_fifo *>         * list_interface = (_entity)->get_interfaces_list()->get_interface_list();
    … …  
    3229      if (not list_interface->empty())
    3330        {
     31          vhdl->set_body ("------------------------------------------------------");
     32          vhdl->set_body ("-- Output's Buffer");
     33          vhdl->set_body ("------------------------------------------------------");
     34         
    3435          while (j != list_interface->end())
    3536            {
    … …  
    6667              ++j;
    6768            }
     69          vhdl->set_body ("");
     70          vhdl->set_body ("------------------------------------------------------");
     71          vhdl->set_body ("");
    6872        }
    69       vhdl->set_body ("");
    70       vhdl->set_body ("------------------------------------------------------");
    71       vhdl->set_body ("");
    7273    }
    7374

  • trunk/IPs/systemC/processor/Morpheo/Behavioural/src/Interfaces.cpp

    r57 r58  
    3535
    3636#ifdef VHDL_TESTBENCH
    37     testbench_generate_file ();
     37    if (_usage & USE_VHDL_TESTBENCH)
     38      testbench_generate_file ();
    3839#endif
    3940
Note: See TracChangeset for help on using the changeset viewer.