#FIG 3.2
Landscape
Center
Inches
Letter  
100.00
Single
-2
1200 2
2 1 0 1 0 0 49 -1 -1 0.000 0 0 -1 0 0 2
	 3000 4950 5400 4950
2 1 0 1 0 0 49 -1 -1 0.000 0 0 -1 0 0 2
	 6000 4950 8400 4950
2 1 0 1 0 0 49 -1 -1 0.000 0 0 -1 0 0 2
	 4425 3300 6825 3300
2 4 0 1 0 6 50 -1 20 0.000 0 0 7 0 0 5
	 3000 5625 3000 4275 5400 4275 5400 5625 3000 5625
2 4 0 1 0 5 50 -1 20 0.000 0 0 7 0 0 5
	 8400 4275 8400 5625 6000 5625 6000 4275 8400 4275
2 4 0 1 0 14 50 -1 20 0.000 0 0 7 0 0 5
	 6825 3975 4425 3975 4425 2625 6825 2625 6825 3975
4 1 0 50 -1 0 10 0.0000 0 135 870 7200 4875 Cell, Cray, ...\001
4 1 0 50 -1 0 10 0.0000 0 135 1005 7200 5550 SSE, Altivec, ...\001
4 1 0 50 -1 0 10 0.0000 0 135 1800 4200 5550 Pentium 4 HT, POWER 5, ...\001
4 1 0 50 -1 0 10 0.0000 0 150 1800 4200 5325 Ressources internes partag\351es\001
4 1 0 50 -1 0 10 0.0000 0 120 1665 4200 4650 Ressources internes d\351di\351es\001
4 1 0 50 -1 0 10 0.0000 0 135 1710 7200 4650 Vecteur comme type de base\001
4 1 0 50 -1 0 10 0.0000 0 135 1995 7200 5325 Vecteur comme type additionnel\001
4 1 0 50 -1 0 10 0.0000 0 135 1755 5625 3900 Itanium, TriMedia, Stacs, ...\001
4 1 0 50 -1 0 10 0.0000 0 135 1095 5625 3675 Controle statique\001
4 1 0 50 -1 0 10 0.0000 0 135 1755 5625 3225 Pentium 4, Mips R10000, ...\001
4 1 0 50 -1 0 10 0.0000 0 135 1260 5625 3000 Controle dynamique\001
4 1 0 50 -1 0 10 0.0000 0 135 1710 4200 4875 Core duo, Athlon 64 X2, ...\001
4 1 0 50 -1 2 12 0.0000 0 180 1740 4200 4425 Chip Multi Processing\001
4 1 0 50 -1 2 12 0.0000 0 135 1710 7200 4425 Processeur vectoriel\001
4 1 0 50 -1 2 12 0.0000 0 180 1185 5625 2775 Super Scalaire\001
4 1 0 50 -1 2 12 0.0000 0 180 2265 5625 3450 Very Long Instruction Word\001
4 1 0 50 -1 2 12 0.0000 0 135 1320 7200 5100 Extension SIMD\001
4 1 0 50 -1 2 12 0.0000 0 180 2385 4200 5100 Simultaneous Multi Threading\001
4 1 0 50 -1 3 12 0.0000 0 135 330 4200 4200 TLP\001
4 1 0 50 -1 3 12 0.0000 0 135 360 7200 4200 DLP\001
4 1 0 50 -1 3 12 0.0000 0 135 300 5625 2550 ILP\001