10 | | * Mathieu ROSIERE |
11 | | * Frédéric ARZEL [[BR]] ''ICache non bloquant SystemC'' |
12 | | * Philippe CHOU [[BR]] ''Outil de visualisation architectural - Partie back-end'' |
13 | | * Michael LAFAYE [[BR]] ''Outil de visualisation architectural - Partie front-end'' |
14 | | * Lin GAO [[BR]] ''Composant VHDL'' |
15 | | * Zhiwei LIU [[BR]] ''I/D cache non bloquant'' |
| 10 | * Mathieu ROSIERE [[BR]] (doctorat - 2004/10 - 2008/12?) [[BR]] ''Processeur Morpheo en SystemC (Cycle Accurate Bit Accurate)'' |
| 11 | * Frédéric ARZEL [[BR]] (stage M2 - 2005/04 - 2005/09) [[BR]] ''Cache Instruction non bloquant en SystemC (Cycle Accurate Bit Accurate)'' |
| 12 | * Philippe CHOU [[BR]] (stage M1 - 2007/02 - 2007/06) [[BR]] ''Outil de visualisation architectural - Partie fichier configuration <-> structure interne'' |
| 13 | * Michael LAFAYE [[BR]] (stage M1 - 2007/02 - 2007/06) [[BR]] ''Outil de visualisation architectural - Partie structure interne <-> utilisateur'' |