[[PageOutline]]

= Etat de l'art =

Dans le domaine des processeurs libre, 8 projets ont retenus notre attention.

== OpenRISC 1200 ==
[http://www.opencores.org/pnews.cgi/list/or1k                                      Lien vers ce projet]

L'OpenRISC est l'un des nombreux projets issues d'!OpenCore. Il s'agit d'un processeur RISC scalaire 32 bits. Il possède un pipeline entier de 5 étages. Avec support de cache, mémoire virtuel et d'instruction DSP. Le jeux d'instruction provient de l'ISA OpenRISC 1000 (sous ensemble ORBIS32)

== LEON 2 ==
[http://www.gaisler.com/cms/index.php?option=com_content&task=view&id=12&Itemid=52 Lien vers ce projet]

LEON  est un processeur 32 bit RISC open source, compatible SPARC V8 développé par l'ingénieur suédois Jiri GAISLER pour l'ESA. Le modèle est hautement configurable (en particulier sa hierarchie de cache.)

== LEON 3 ==
[http://www.gaisler.com/cms/index.php?option=com_content&task=view&id=13&Itemid=53 Lien vers ce projet]

Nouvelle version du LEON, le pipeline est plus profonds (7 étages), support SMP

== OpenSparcS1 ==
[http://s1.sunsource.net/                                                          Lien vers ce projet]

1 coeur  RISC scalaire 64bits pipeline 6 étages et CMT de degré 4. ISA Sparc V9

== OpenSparcT1 ==
[http://opensparc-t1.sunsource.net/index.html                                      Lien vers ce projet]

8 coeurs RISC scalaire 64bits pipeline 6 étages et CMT de degré 4. ISA Sparc V9

== Mico32 ==
[http://www.latticesemi.com/products/intellectualproperty/ipcores/mico32/index.cfm Lien vers ce projet]

Processeur 32 bits à architecture Harvard. Jeux d'instructions de type RISC, Architecture RISC, 32 registres généraux

Interface mémoire de type "WISHBONE"

== !OpenFire ==
[http://www.ccm.ece.vt.edu/~scraven/openfire.html                                  Lien vers ce projet]

Clone du softcore !MicroBlaze de Xilinx

== aeMB ==
[http://www.opencores.org/projects.cgi/web/aemb/overview                           Lien vers ce projet]

Egalement un clone du !MicroBlaze

== MANIK ==
[http://www.niktech.com/index.htm                                                  Lien vers ce projet]

== DLX Superscalar ==
[http://www.rs.tu-darmstadt.de/downloads/docu/dlxdocu/SuperscalarDLX.html          Lien vers ce projet]

Processeur superscalaire à execution dans le désordre. Lance 2 instructions par cycle vers les 4 unités disponibles (Branch, ALU, Mul/Div, Load Store).