


ALMO

Architecture Externe MIPS32 Assembleur

plan

- Modèle d'ordinateur
- Processeur du MIPS
- Registres externes
- Instructions
- Accès à la mémoire (à l'espace d'adressage)
- Principe de l'exécution d'une instruction
- Programmation assembleur
- Présentation de l'application simulateur MARS

Modèle d'ordinateur



Processeur MIPS32

- Type RISC (Reduced Instruction Set Computer) : 57 instructions
- Toutes les instructions sont codées sur 1 mot (4 octets).
- Le MIPS lit jusqu'à une instruction par cycle
- Les instructions (arithmétiques et logiques) utilisent seulement les registres
- L'accès à l'espace d'adressage permet seulement les lectures et écriture.
- Le MIPS dispose de deux modes d'exécution : USER et KERNEL
- En mode USER, certaines instructions et certaines adresses sont interdites
- 6 IRQ (interrupt request) en provenance des périphériques
- 1 reset qui démarre le processeur à l'adresse 0xBFC00000

Registres

L'architecture externe d'un processeur correspond aux registres et aux instructions utilisables par le programmeur.

- Registres externes USER
 - \$0—\$31 : 32 GPR (General Purpose Register) **\$0 est égale à 0**
 - HI / LO : sortie du multiplieur et du diviseur (High / Low)
 - PC : pointeur de programme
- Registres externes KERNEL (*nous verrons le détail plus tard*)
 - SR : Status Register (p. ex. un bit de mode USER / KERNEL)
 - CR : Cause Register (contient la cause d'appel au système)
 - EPC : Exception PC (contient l'adresse de retour du système)
 - BAR : Bad Address Register (contient une adresse incorrecte)
 - PROCID : numéro du core (utile lorsqu'il y en a plusieurs)
 - CYCLES : nombre de cycles écoulés depuis le reset


Instruction

- Toutes les instructions sont sur un mot de 4 octets (32 bits)
- Les instructions sont alignées en mémoire

On dit qu'un objet mémoire (un mot, un tableau, une structure) est alignée en mémoire si son adresse (l'adresse de son premier octet) est un multiple de sa taille.
- Une instruction est une opération élémentaire de forme générale
coop operands, ...
- Les opérandes sont des numéros de registres ou des valeurs immédiates (une valeur immédiate est codée dans l'instruction elle-même)
- Il y existe 3 formats d'instruction :
 - Format R : 2 registres source et 1 registre résultat
 - Format I : 1 registre et une valeur immédiate source et 1 registre résultat
 - Format J : branchement inconditionnel, saut à une adresse

Programme

- Un programme qui s'exécute a besoin de 3 segments de mémoire : text, data et stack
- Un segment est une zone de l'espace d'adressage dont les adresses sont consécutives.
- Le code est une séquence d'instructions dans les segment text avec des ruptures de séquences.
- Le registre PC pointe sur l'instruction en cours d'exécution
- Chaque instruction exécute au moins 2 opérations
 - Une opération propre (calcul, test, accès mémoire)
 - Calcul du prochain PC, qui est par défaut PC+4



Les 4 Types d'Instructions du MIPS

1. Instructions arithmétiques et logiques
 - `coop rd, rs, rt` # $rd \leftarrow rs \text{ coop } rt$
 - `coop rd, rs, imm` # $rd \leftarrow rs \text{ coop } imm$
 - `add $10, $5, $3` # $\$10 \leftarrow \$5 + \$3$
2. Instructions de lecture et d'écriture
 - `load rt, déplacement (rs)` # $rt \leftarrow \text{memoire}(rs + \text{déplacement})$
 - `store rt, déplacement (rs)` # $\text{memoire}(rs + \text{déplacement}) \leftarrow rt$
 - `lw $10, 8($29)` # $\$10 \leftarrow \text{MEM}[\$29 + 8]$
3. Les instructions de branchement
 - `goto adresse` # $PC \leftarrow \text{adresse}$
 - `goto condition, adresse` # si (condition) $PC \leftarrow \text{adresse}$
 - `beq $10, $5, plusloin` # if ($\$10 == \5) goto plusloin
4. Instructions système
 - appel du système et retour
 - accès au registres des coprocesseurs
 - `mfc0 $4, $14` # $\$4 \text{ (des GPR)} \leftarrow \14 (du copro 0)

Exécution d'une instruction

Le registre PC contient l'adresse de l'instruction à exécuter

Instruction Fetch (IF)

- Lecture de l'instruction dans le Registre Instruction (registre interne) depuis la mémoire : $RI \leftarrow MEM [PC]$
- $PC \leftarrow PC + 4$ (par défaut)

Decod (DEC)

- Décodage l'instruction
- Lecture du banc de registres et calcul des opérandes

Exécute (EXEC)

- Exécution de l'instruction arithmétique et logique
- ou calcul de l'adresse à aller lire en mémoire

Memory access (MEM)

- Lecture ou écriture en mémoire

Write Back (WB)

- Ecriture du résultat dans le banc de registres

⇒ L'exécution d'une instruction se fait en cinq étapes, chacune d'un cycle



Aide mémoire ALMO Jeu d'instructions MIPS

Instructions Arithmétiques/Logiques entre registres				
Assembleur	Opération	Format		
ADD Rd, Rs, Rt	ADD overflow detection	Rd ← Rs + Rt	R	R
SUB Rd, Rs, Rt	Subtract overflow detection	Rd ← Rs - Rt	R	R
ADDUI Rd, Rs, Rt	ADD no overflow	Rd ← Rs + Rt	R	R
SUBUI Rd, Rs, Rt	Subtract no overflow	Rd ← Rs - Rt	R	R
ADDU Rd, Rs, Rt	ADD immediate overflow detection	Rd ← Rs + I	I	R
ADDUI Rd, Rs, I	ADD immediate no overflow	Rd ← Rs + I	I	R

Instructions Arithmétiques/Logiques (suite)				
Assembleur	Opération	Format		
SLE Rd, Rs, Rt	Set if Less Than	Rd ← 1 if Rd < Rt else 0	R	R
SLTU Rd, Rs, Rt	Set if Less Than Unsigned	Rd ← 1 if Rd < unsigned Rt else 0	R	R
SLEUI Rd, Rs, I	Set if Less Than immediate unsigned immediate	Rd ← 1 if Rd < I else 0	I	R
MULT Rs, Rt	Multiply	LD ← 32 low significant bits HI ← 32 high significant bits	R	R
MULTU Rs, Rt	Multiply Unsigned	LD ← 32 low significant bits HI ← 32 high significant bits	R	R
DIV Rs, Rt	Divide	LD ← Quotient HI ← Remainder	R	R
DIVU Rs, Rt	Divide Unsigned	LD ← Quotient HI ← Remainder	R	R


Instructions de lecture/écriture mémoire				
Assembleur	Opération	Format		
LW Rt, I (Rs)	Load Word sign extended immediate	Rt ← M (Rs + I)	I	R
SW Rt, I (Rs)	Store Word sign extended immediate	M (Rs + I) ← Rt	I	R
LH Rt, I (Rs)	Load Half Word sign extended immediate	Rt ← M (Rs + I)	I	R
LHU Rt, I (Rs)	Load Half Word Unsigned sign extended immediate	Rt ← M (Rs + I)	I	R
SH Rt, I (Rs)	Store Half Word sign extended immediate	M (Rs + I) ← Rt	I	R
LBU Rt, I (Rs)	Load Byte sign extended immediate	Rt ← M (Rs + I)	I	R
LBUI Rt, I (Rs)	Load Byte Unsigned sign extended immediate	Rt ← M (Rs + I)	I	R
SB Rt, I (Rs)	Store Byte sign extended immediate	M (Rs + I) ← Rt	I	R
LWUI Rd, I	Load Word Immediate 16 zero bits of Rs are set to zero	Rd ← I "0000"	I	R

Instructions de Branchement				
Assembleur	Opération	Format		
BEQ Rs, Rt, Label	Branch if Equal	PC ← PC + I (P) if Rs == Rt PC ← PC + I (L) if Rs != Rt	I	R
BNE Rs, Rt, Label	Branch if Not Equal	PC ← PC + I (P) if Rs == Rt PC ← PC + I (L) if Rs != Rt	I	R
BLTZ Rs, Label	Branch if Less Than	PC ← PC + I (P) if Rs < 0 PC ← PC + I (L) if Rs >= 0	I	R
BGTZ Rs, Label	Branch if Greater Than Zero	PC ← PC + I (P) if Rs > 0 PC ← PC + I (L) if Rs <= 0	I	R
BLEZ Rs, Label	Branch if Less Than or Equal Zero	PC ← PC + I (P) if Rs <= 0 PC ← PC + I (L) if Rs > 0	I	R
BGTZ Rs, Label	Branch if Greater Than Zero	PC ← PC + I (P) if Rs > 0 PC ← PC + I (L) if Rs <= 0	I	R
BGEZ Rs, Label	Branch if Greater Than or Equal Zero	PC ← PC + I (P) if Rs >= 0 PC ← PC + I (L) if Rs < 0	I	R
BLTZL Rs, Label	Branch if Less Than Zero and Link	R31 ← PC + I in both cases PC ← PC + I (P) if Rs < 0 PC ← PC + I (L) if Rs >= 0	I	R
BLTZL Rs, Label	Branch if Less Than Zero and Link	R31 ← PC + I in both cases PC ← PC + I (P) if Rs < 0 PC ← PC + I (L) if Rs >= 0	I	R
J Label	Jump	PC ← PC + I (P) if Rs < 0 PC ← PC + I (L) if Rs >= 0	J	R
JAL Label	Jump and Link	R31 ← PC + I PC ← PC + I (P) if Rs < 0 PC ← PC + I (L) if Rs >= 0	J	R
JR Rs	Jump Register	PC ← Rs	R	R
JALR Rs	Jump and Link Register	R31 ← Rs PC ← Rs	R	R
JAR Rd, Rs	Jump and Link Register	Rd ← Rs PC ← Rs	R	R

Instructions Systèmes				
Assembleur	Opération	Format		
RFE	Remove From Exception Privileged instruction. Restores the previous ET mask and mode.	SR ← SR 31:4 & SR 5:2	R	R
Break n	Breakpoint Trap Branch to exception handler.	SR ← SR 31:6 & SR 3:0 if "000" n defines the breakpoint number. CR ← cause	R	R
Syscall	System Call Trap Branch to exception handler.	SR ← SR 31:6 & SR 3:0 if "000" PC ← "0000 0000" CR ← cause	R	R
MFC0 Rd, Rt	Move From Control Coprocessor Privileged instruction. The register Rd of the Control Coprocessor is moved into the integer register Rt.	Rd ← Rt	R	R
MTC0 Rd, Rt	Move To Control Coprocessor Privileged instruction. The integer register Rt is moved into the register Rd of the Control Coprocessor.	Rd ← Rt	R	R

Exécution en pipeline

- Le principe du pipeline consiste à commencer l'exécution de l'instruction suivante avant d'avoir fini l'exécution de l'instruction précédente
- Ainsi, à chaque cycle, le MIPS lit une nouvelle instruction.



- La vitesse du MIPS est calculée en CPI (Cycle Par Instruction)
- En pratique, le CPI n'est pas égale à 1 parce qu'il y a des dépendances entre les instructions. Si l'instruction i a besoin du résultat de l'exécution de l'instruction i-1, il faut attendre en gelant le processeur.

Accès à la mémoire

- Le mode d'adressage définit la manière de calculer l'adresse utilisé pour accéder à l'espace d'adressage
- Le MIPS32 ne dispose que d'un seul mode d'adressage l'adresse est calculée en additionnant le contenu d'un registre avec une valeur immédiate (prise dans l'instruction)
- Ce mode est nommé : *register indirect with displacement*


$$lw \$rt, imm (\$rs) \quad \# \$rt \leftarrow MEM (\$rs + imm)$$

$$sw \$rt, imm (\$rs) \quad \# MEM (\$rs + imm) \leftarrow \$rt$$

imm est un nombre signé en complément à 2 sur 16 bits
 [0xFFFF, 0x7FFF]
 [-2¹⁵, 2¹⁵ - 1]
 [-32768, +32767]

Accès à la mémoire : lw et sw


- L'adresse ($\$rs + imm$) doit être alignée sur un mot sinon c'est une erreur et l'exécution des instructions provoque une exception
- Le placement des octets en mémoire est de type **little endian** (poids faible du mot à l'adresse la plus petite)



Accès à la mémoire : lb, sb et lbu

On peut lire n'importe quel octet en mémoire.
Il est rangé dans l'octet de poids faible du registre de destination.
Les 3 octets de poids forts sont remplis par X


- X est le bit de signe de l'octet lu pour lb
- X est le bit 0 pour lbu



Accès à la mémoire : lh, sh et lhu

On peut lire un demi-mot (2 octets) aligné en mémoire.
Il est rangé dans les deux octets de poids faible du registre de destination.
Les 2 octets de poids forts sont remplis par X

- X est le bit de signe de l'octet lu pour lh
- X est le bit 0 pour lhu



Codage des nombres signés en complément à 2

- Les nombres négatifs sont codés en complément à 2 (en fait à 2^n)
- Si un nombre est codés sur n bits, le bit de poids fort est à 0 et les n-1 bits de poids faible code la valeur
- Le nombre positif le plus grand est donc $2^{n-1}-1$
→ sur 4 bits : de 0000 à 0111 en binaire donc de 0 à 7 en décimal
- Le codage en complément à 2^n signifie que l'opposé d'un nombre est son complément à 2^n , autrement dit : un nombre + son opposé = 2^n
→ $A + -A = 2^n = 0$ (codé sur n bits)
- 2^n est un nombre codé sur n+1 bits, en binaire c'est 1 suivi de n fois 0
- Quand un nombre a son bit de poids fort à 0, il est positif et sa valeur se lit directement dans les bits de poids faible
- Quand un nombre a son bit de poids fort à 1, il est négatif et sa valeur est le complément à 2^n
- Pour calculer le complément à 2^n de $A = \text{not } A + 1$ en effet $A + \text{not } A + 1 = 2^n$

Différence entre add et addu

Le processeur MIPS teste si le résultat est représentable
Le MIPS dispose de registre de 32 bits si le résultat d'une instruction est trop grand, il est faux.

- **add** demande au MIPS de réaliser le test de dépassement de capacité et d'appeler le système s'il y a dépassement
- **addu** ne fait pas ce test

Directives

Une directive est une commande du programme d'assemblage.

La syntaxe est : `.directive`

<code>.text</code>	demande que la suite soit rangé dans le segment de text
<code>.data</code>	demande que la suite soit rangé dans le segment de data
<code>.align n</code>	demande que le "pointeur de remplissage" soit aligné sur 2 ⁿ (donc les n bits de poids faible de l'adresse seront à 0)
<code>.word a,b,...</code>	alloue autant de mot que d'argument et les initialise
<code>.ascii "mess"</code>	alloue autant d'octets que nécessaire pour "mess" + un pour 0 on peut mettre plusieurs messages séparés par une virgule
<code>.space n</code>	demande que le "pointeur de remplissage" soit déplacé de n

Symbole (label)

Un symbole ou un label ou encore une étiquette est un nom donné à une adresse ou à une valeur dans le programme assembleur

La syntaxe est : `label:`

```
.data
v1: .word 42          # v1 est l'adresse du 1er octet du mot contenant 42
v2: .ascii "salut"   # v2 est l'adresse du 1er octet de la chaîne "salut"
    .align 2
v3: .word 12         # v3 est l'adresse du 1er octet du mot contenant 12
    .text
lab1: addu $4, $4, -1 # lab1 est l'adresse de l'instruction addu
     bne $4, $0, lab1 # permet de désigner l'adresse du saut
     la  $4, v1       # demande de charger $4 avec l'adresse v1 (lui+ori)
     lw  $5, ($4)     # lit le mot mémoire présent à l'adresse v1
```

Programme assembleur

```
.data          # directive demandant que ce qui suit
               # soit mis dans le segment data

var1: .word -12 # allocation d'un mot et initialisation
var2: .word 42  # allocation du mot juste après

.text         # directive demandant que ce qui suit
             # soit mis dans le segment text

ori  $4, $0, -12 # $4 ← -12
ori  $6, $0, 42  # $6 ← 42
addu $7, $4, $6  # $7 ← $4 + $6
```

macro-instructions : li et la

une macro-instruction est une pseudo-instruction que l'on peut ajouter au langage assembleur et qui est définie par une séquence d'instructions élémentaires. Les macro-instructions permettent d'étendre le langage assembleur.

- Le chargement d'un registre avec une valeur deux instructions

```
lui    $4, 0x7654          # $4 ← 0x76540000
ori    $4, $0, 0x3210     # $4 ← 0x76543210
```
- Il existe une macro instruction pour ça

```
li     $4, 0x76543210     # $4 ← 0x76543210
```
- Les adresses associées aux labels sont connues seulement de l'assembleur.
- Pour les récupérer, il faut utiliser la macro la : load address.

```
.data
v1: word 42
.text
la     $4, v1             # $4 ← l'adresse de v1
lw     $5, ($4)          # $5 ← MEM [ v1 ]
```

Boucles

Un programme comporte toujours des ruptures de séquence permettant de décrire des boucles.

Assignation des registres
\$8 pour i
\$9 pour r

```
.data
i: .word 0                # int i;
r: .word 0                # int r;

.int i;
int r;
i = 4;
r = 0;
while (i != 0) {
    r = r + i;
    i = i - 1;
}

.text
li $8, 4                  # i = 4;
li $9, 0                  # r = 0;

j cond_while
while:
    addu $9, $9, $8       # r = r + i;
    addiu $8, $8, -1     # i = i - 1;
cond_while:
    bne $8, $0, while    # while (i != 0)
```

Appel système

- Les appels système sont des demande de service au système d'exploitation. Nous les verrons plus en détails plus tard mais vous devez déjà savoir ce que c'est et comment les utiliser dès maintenant.
- Le système d'exploitation propose, ici, 7 services :
 - service n° 1 : écriture d'un nombre entier sur la console
 - service n° 5 : lecture d'un nombre entier depuis la console
 - service n° 11 : écriture d'un caractère sur la console
 - service n° 12 : lecture d'un caractère depuis la console
 - service n° 4 : écriture d'une chaîne de caractères sur la console
 - service n° 8 : lecture d'une chaîne de caractères depuis la console
 - service n° 10 : terminaison d'un programme
- Pour utiliser un service :
 - placer les argument du service dans les registres \$4 à \$7
 - placer le numéro du service dans le registre \$2
 - exécuter l'instruction syscall

par exemple
li \$4, 42
li \$2, 1
syscall

Simulateur MARS

Pour exécuter les programmes assembleur nous allons utiliser MARS (MIPS Assembler and Runtime Simulator) de l'université du Missouri

C'est un IDE (*integrated development environment*) comprenant

- un éditeur
- un programme d'assemblage
- un simulateur permettant
 - d'exécuter en pas à pas
 - en continu jusqu'à un point d'arrêt
- permet de voir
 - le contenu des registre
 - l'état de la mémoire
- gère les appels système basiques pour les entrées-sorties avec la console