

**EXERCICE A : Langage D'assemblage MIPS (5 points) Numéro :**

On considère le programme C suivant réalisant l'inversion des éléments d'un tableau d'entiers. Le tableau est statique et l'inversion se fait en place.

On s'intéresse à l'écriture de ce programme en langage d'assemblage MIPS. On adoptera la convention d'appel de fonction décrite dans le manuel « langage d'assemblage » *en optimisant le passage des arguments par registre.*

```
#include <stdio.h>
int tab[10] = {0,1,2,3,4,5,6,7,8,9};

void print_tab(int t[], int taille){
    int i;
    for(i=0;i<taille;i++)
        printf("%d ",t[i]);
    printf("\n");
}

void swap(int *t1, int *t2){
    int x = *t1;
    *t1 = *t2;
    *t2 = x;
}

void reverse(int i, int j, int t[]){
    for(;i<j;i++,j--)
        swap(&t[i],&t[j]);
}

void main(){

    reverse(0,9,tab);
    print_tab(tab,10);
}
```

A1) Complétez les instructions MIPS du programme principal. Il y a exactement le nombre de lignes nécessaires.

```
main:
    addiu $29, $29, -12
    _____ la $6, tab
    _____ li $4, 0
    _____ li $5, 9
    jal _____ jal reverse
    _____ la $4, tab
    _____ li $5, 10
    _____ jal print_tab

    addiu $29, $29, 12
    ori $2, $0, 10
    syscall
```

A2) Complétez le code assembleur MIPS de la fonction reverse.

```
reverse:
    # na = 2, nv = 0, nr = 3, $4:i, $5:j, $6:t

    addiu $29, $29, _____-24
    sw $31, _____20($29)
    sw $16, _____16($29)
    sw $17, _____12($29)
    sw $18, _____8($29)

    # recopie de i et j dans $16 et $17
    _____or $16, $4, $0
    _____or $17, $5, $0

loop: slt $18, $16, $17
    _____beq $18, $0, _____fin_reverse
    #recuperation de &t[i] et &t[j] dans $4 et $5
    _____sll $4, $16, _____2
    addu $4, _____$6, $4
    _____sll $5, $17, _____2
    addu $5, _____$6, $5
    jal swap
    _____addi $16, $16, 1
    _____addi $17, $17, -1
    j _____loop

fin_reverse:
    lw $18, _____8($29)
    lw $17, _____12($29)
    lw $16, _____16($29)
    lw $31, _____20($29)
    addiu $29, $29, _____24
    jr $31
```

A3) Écrivez l'intégralité du code de la fonction @ swap. Vous utiliserez impérativement les registres contenant les arguments ainsi que les registres auxiliaires \$16 et \$17 à l'exclusion de tout autre registre auxiliaire.

```
swap:
    _____addiu $29, $29, -16 # na = 0, nv = 1, nr = 2
    _____sw $31, 12($29)
    _____sw $16, 8($29) #registre auxiliaire implantant x
    _____sw $17, 4($29) #registre auxiliaire
    _____lw $16, ($4)
    _____lw $17, ($5)
    _____sw $17, ($4)
    _____sw $16, ($5)
    _____lw $17, 4($29)
    _____lw $16, 8($29)
    _____lw $31, 12($29)
    _____addiu $29, $29, 16
    _____jr $31
```

**EXERCICE B : Caches de 1er niveau (5 points)****Numéro :**

Le but de cet exercice est d'analyser le remplissage d'un cache à correspondance directe, puis d'évaluer le nombre de cycles nécessaires à l'exécution d'une fonction C, en tenant compte des caractéristiques des caches et du placement des données en mémoire. La fonction réalise la somme pondérée des éléments d'un tableau.

```

int C[256];
int V[256];

int prodmat(int *coef, int *val, int nbval)
{
    int i, res = 0;
    for (i=0; i < nbval; i++) {
        res = res + (*coef) * (*val);
        coef++;
        val++;
    }
    return res;
}

A prodmat:
B    li    $3,0
C    li    $2,0
D    blez  $6,fin
E loop:
F    lw    $7,0($4)
G    lw    $8,0($5)
H    addiu $3,$3,1
I    mult  $8,$7
J    addiu $4,$4,4
K    addiu $5,$5,4
L    mflo  $7
M    addu  $2,$2,$7
N    bne   $3,$6,loop
O    nop
P fin:
Q    jr    $31
R    nop

```

On considère des caches L1 d'instructions et de données de type « write-through » à correspondance directe, d'une capacité totale de 256 octets chacun. La ligne de cache a une longueur de 16 octets pour le cache instructions et 16 octets pour le cache de données.

**B1)** Donnez le nombre de cases d'un cache (une case permet de stocker une ligne) et le nombre des bits respectifs des champs « offset », « index » et « étiquette » de l'adresse.

```

Nombre de cases = 256/16 = 16
Nombre de bits d'offset = log2(16) = 4 bits
Nombre de bits d'index = log2(16) = 4 bits
Nombre de bits d'étiquette = 32 - 4 - 4 = 24 bits

```

**B2)** On suppose que la fonction **prodmat** n'a encore jamais été exécutée. Son adresse est **0x10010018**. Placez toutes les instructions de la fonction **prodmat** dans les cases du cache d'instructions. Le tableau ci-dessous est un extrait du cache d'instructions, car celui-ci contient plus de 5 cases. Vous mettez donc en face de chaque case la valeur de l'index de la case occupée. Afin de simplifier le remplissage, vous mettez les lettres correspondantes aux instructions (par exemple **F** pour l'instruction « lw \$7, 0(\$4) ». Donnez le nombre total de miss instruction **nbmiss\_inst**, pour charger le code de cette fonction dans le cache:

index	Offset C	Offset 8	Offset 4	Offset 0
5				R
4	Q	O	N	M
3	L	K	J	I
2	H	G	F	D
1	C	B		

**nbmiss\_inst = 5**

**B3)** La fonction **prodmat** est appliquée sur les deux variables globales C et V, lesquelles sont deux tableaux de 256 entiers. Les tableaux C et V se suivent dans la mémoire (V est après C) et le tableau C est à l'adresse 0x10010100. En supposant que les tableaux C et V n'ont encore jamais été lus, donnez, **en le justifiant**, le nombre de miss data :

- **nbmiss\_data\_1** : après le **premier tour** de boucle.
- **nbmiss\_data\_2** : après le **deuxième** tour de boucle.
- **nbmiss\_data** : après **nbval** tours de boucle.

**nbmiss\_data\_1 = 2 MISS**

Car les deux premières cases des tableaux C et V sont rangées dans deux lignes différentes.

**nbmiss\_data\_2 = 4 MISS**

Car la première ligne du tableau C et la première ligne du tableau V ont le même index, c-a-d utilisent la même case du cache, ainsi la lecture d'une case i d'un des tableaux provoque la perte de la ligne contenant la case i de l'autre tableau.

**nbmiss\_data = 2 \* nbval MISS**

**B4)** La durée d'un tour de boucle de la fonction **prodmat** est **d\_tour=10** cycles. Le coût d'un miss instruction ou d'un miss de donnée est **cout\_miss=10** cycles. On suppose que le processeur exécute 1 instruction par cycle. Vous négligerez les instructions qui précèdent et qui suivent la boucle. Donnez une expression littérale de la durée d'exécution en fonction de la durée d'un tour de boucle (**d\_tour**), du nombre de miss total (**nbmiss\_inst** et **nbmiss\_data**), du coût du miss (**cout\_miss**) et du nombre de tour (**nbval**). Calculez la durée estimée de l'exécution de la fonction avec les valeurs numériques du problème.

Durée de la fonction = **d\_tour \* nb\_val + (nbmiss\_inst + nbmiss\_data) \* cout\_miss**

Durée de la fonction = 10 \* 256 + (5 + 2 \* 256) \* 10 = 7730

**B5)** Le tableau V est maintenant décalé de 16 octets. Autrement dit, la nouvelle adresse de V[0] est à l'ancienne adresse + 16. Recalculez le nombre de MISS de données après **nbval** tours de boucles : **nbmiss\_data\_new**. Recalculez la durée estimée de l'exécution de la fonction.

**nbmiss\_data\_new = 2 \* ⌈ nbval / 4 ⌉**

En effet C[0] et V[0] sont décalés d'une ligne, donc la lecture de C[0] provoque le chargement de C[0] à C[3], la lecture de V[0] provoque la lecture de V[0] à v[3] dans la case de cache suivante. On aura donc plus qu'un MISS toutes les 4 lectures pour C et pour V. L'arrondi par excès est nécessaire pour traiter les cas où nbval n'est pas un multiple de 4.

Durée de la fonction = **d\_tour \* nb\_val + ( nbmiss\_inst + nbmiss\_data\_new ) \* cout\_miss**  
 = 10 \* 256 + (5 + 2 \* ⌈ 256 / 4 ⌉ ) \* 10 = 3890

**EXERCICE C : GIET (5 points)****Numéro :**

Dans le questionnaire à choix multiple suivant, chaque bonne réponse donne ½ point, chaque mauvaise réponse coûte ¼ de point. Il n'y a qu'une réponse valide par question.

**C1)** Combien d'appels système différents sont traités par le GIET étudié en cours et TD ?

- 0x80000180
- 31
- 16
- 32 X

**C2)** Pour quelle raison la fonction de commutation de contexte est-elle toujours écrite en assembleur dans un système d'exploitation ?

- Parce qu'elle est spécifique au processeur qui fait tourner le système d'exploitation X
- Parce qu'elle s'exécute en mode superviseur
- Parce qu'elle manipule les registres de l'ICU
- Parce qu'elle est spécifique au système d'exploitation et indépendante du processeur

**C3)** On suppose que le PC du MIPS32 contient 0x400200, et qu'à cette adresse se trouve une instruction add générant une exception de type dépassement de capacité (overflow). Juste après l'exécution de cette instruction add, quel est le contenu du registre EPC ?

- EPC contient 0x400204
- EPC contient 0x80000180
- EPC contient 0x400200 X
- EPC contient l'adresse \_exc\_handler

**C4)** Dans le GIET, quelle étiquette assembleur marque le début du code assembleur permettant de gérer spécifiquement les appels système ?

- \_sys\_vector
- \_sys\_handler X
- \_sys\_enable
- \_sys\_demux

**C5)** Lorsque le processeur exécute plusieurs tâches en parallèle par multiplexage temporel, pourquoi le code de boot doit-il obligatoirement initialiser le registre \$31 de toutes les tâches (à part la première à s'exécuter) ?

- \$31 doit contenir l'adresse d'entrée du GIET.
- \$31 doit contenir l'adresse de retour au GIET.
- \$31 doit contenir une adresse de début de nouvelle tâche sélectionnée valide. X
- Ce n'est pas du tout obligatoire, on peut laisser \$31 non initialisé.

**C6)** Comment un périphérique signale t'il qu'il a terminé le traitement qu'on lui a demandé ?

- En générant une exception.
- En générant une interruption. X
- Grâce à un appel système.
- C'est au logiciel applicatif en mode utilisateur de vérifier que le traitement est terminé.

**C7)** Lorsque le processeur exécute plusieurs tâches en pseudo-parallélisme, dans quel segment mémoire sont stockés les contextes des tâches ?

- kcode
- kuncdata
- kdata X
- stack

**C8)** Parmi les actions réalisées par la fonction système \_fb\_write(), quel est celle qui active le composant DMA (lancement d'un transfert) pour la fonction ?

- La lecture du registre protégé \$12
- L'écriture dans le registre DMA\_LEN X
- L'écriture dans le registre DMA\_SRC
- L'écriture dans le registre DMA\_DST

**C9)** A quoi servent les verrous associés aux périphériques IOC et DMA ?

- A empêcher l'accès direct aux périphériques par le code utilisateur.
- A garantir que les exceptions sont bien prioritaires par rapport aux interruptions.
- A vérifier les droits d'accès à l'espace adressable.
- A permettre l'utilisation des périphériques par plusieurs tâches logicielles indépendantes. X


**C10)** Dans le GIET, que représente le tableau \_exception\_vector ?

- La table des pointeurs vers les fonctions gérant les différentes causes d'appel au GIET.
- La table des pointeurs vers les fonctions gérant les différents types d'exception. X
- La table des pointeurs vers les fonctions gérant les interruptions.
- La table des pointeurs vers les fonctions gérant les appels système.

**EXERCICE D : Bus système (5 points)**

**Numéro :**

On s'intéresse dans cet exercice à un serveur de « Video on Demand » dont l'architecture est décrite ci-dessous. Les vidéos sont stockées sur le disque et sont transmises sur le réseau par un contrôleur réseau (Network Interface Controller). Celui-ci se comporte comme une cible multi-canaux, contenant un ensemble de N tampons adressables FIFO[i] dans lesquels le système doit écrire pour transmettre les flux vidéo. Les N tampons FIFO[i] définissent N canaux indépendants, permettant de transmettre N vidéos simultanément. On cherche à évaluer le nombre maximal de vidéos qui peuvent être transmises simultanément, en faisant l'hypothèse que c'est la bande passante du bus système (et non la bande passante du contrôleur réseau) qui est le facteur limitant. Le bus système fonctionne à une fréquence de 100 MHz, et possède une largeur de 32 bits.



Pour chaque vidéo, le transfert se fait en deux temps :

- phase 1 : le contrôleur de disque transfère des blocs de 512 octets du disque vers N tampons intermédiaires BUF[i] en mémoire (un tampon BUF[i] par vidéo transférée).
- phase 2 : Pour chaque vidéo en cours de transfert, le contrôleur DMA lit le contenu du tampon BUF[i] et le re-écrit dans le tampon FIFO[i].

Les vidéos, compressées suivant le format MPEG, ont un encombrement de 600 Moctets, pour une durée de 1heure quarante minutes. On rappelle que la fréquence vidéo est de 25 images par seconde. (une nouvelle image doit être affichée toutes les 40 ms).

**D1)** Qu'est-ce qu'un composant maître ? Combien y a-t-il de composants maîtres sur ce bus, et quels sont-ils ? Combien y a-t-il de composants cibles, et quels sont-ils ? Comment est désignée la cible d'une transaction ?

Un composant maître est un composant capable de démarrer une transaction en émettant une adresse vers une cible. La cible est désignée par les bits de poids fort de l'adresse, qui sont analysés (décodés) par le composant BCU. Dans cette architecture, il y a trois maîtres (processeur, contrôleur DMA, contrôleur I/O). Il y a 8 cibles (ROM, Cache L2, ICU, TTY, Timer, Contrôleur réseau, DMA, Contrôleur I/O)

**D2)** Du côté serveur, de combien de cycles du bus dispose-t-on entre deux images consécutives d'une même vidéo ? Quelle est la bande passante maximale du bus (en nombre d'octets par cycle) ?

On a 100 millions de cycles par seconde. On a 25 images par seconde. On a donc 4 million de cycles entre deux images.

Un mot de 32 bits contient 4 octets, et on peut transférer au plus un mot par cycle. La bande passante maximale est donc de 4 octets par cycle.

**D3)** Quel est le nombre total d'images d'une séquence vidéo de 1H 40' ? Quel est l'encombrement moyen d'une image (en nombre d'octets) ?

Une vidéo dure 100' = 6000 s, et on a 25 images par seconde. Il y a donc 150 000 images à transférer.

Puisque l'encombrement total est 600 Moctets, l'encombrement moyen d'une image après compression est de  $600 \times 1024 \times 1024 / 150000 = 4195$  → environ 4 Koctets

**D4)** Pour chaque image affichée, combien y a-t-il de transferts de cette image sur le bus du serveur ? Quel est le nombre de cycles minimal d'occupation du bus pour transférer une image complète depuis le disque jusqu'au contrôleur réseau ?

On a 3 transferts :

- du contrôleur I/O vers le tampon BUF[i] en mémoire
- du tampon BUF[i] vers le DMA
- du DMA vers le tampon FIFO[i]

Il faut donc transférer 3 fois 4 Koctets, soit 12 Koctets. Puisque la bande passante maximale est de 4 octets/cycle, il faut au minimum  $12K / 4 = 3072$  cycles.

**D5)** Donnez en fonction des résultats précédents une borne pour le nombre maximal de vidéos qui peuvent être transmises simultanément par le serveur.

Pour chaque vidéo, on dispose de 4 millions de cycles entre deux images, si on veut respecter la cadence d'affichage vidéo chez l'utilisateur final.

Chaque vidéo occupe le bus pendant au minimum 3096 cycles.

$N_{MAX} = 4\ 000\ 000 / 3072 = 1\ 300$  vidéos simultanés environ.

Il ne s'agit que d'une borne maximal, car la bande passante théorique du bus ne peut jamais être utilisée à 100% (à cause des « cycles morts » entre 2 transactions).