Changes between Version 121 and Version 122 of WikiStart


Ignore:
Timestamp:
Aug 22, 2019, 4:39:20 PM (5 years ago)
Author:
franck
Comment:

--

Legend:

Unmodified
Added
Removed
Modified

  • WikiStart

    v121 v122  
    1 = Architecture Logicielle et Matérielle des Ordinateurs (ALMO) - LU3IN004 =
    2 
    3 == Organisation 2019 ==
     1= Architecture Logicielle et Matérielle des Ordinateurs (ALMO) - LU3IN004 - 2019 =
    42
    53[https://www-licence.ufr-info-p6.jussieu.fr/lmd/licence/2019/ue/LU3IN004-2019oct/index.php?maquette=1 Site annuel du module ALMO sur le site de la licence]
     4
     5== Planning ==
    66
    77 ||||||||||||   **Cours**                                                                                                                   ||
    … …  
    1414 ||**G4**|| vendredi  || 14h00-17h45 || à définir || à définir || à définir ||
    1515
    16  || sem ||  **Cours**   ||  **TD/TP**  ||  **Interro**     ||
    17  || 37|| [htdocs:cours/almo_2018_0.pdf C0** : Vue d'ensemble du module]                                                   ||||||
    18  || 38|| [htdocs:cours/almo_2018_1.pdf C1 : Assembleur MIPS]                                                                    || [[SujetTD1|TD01 : Assembleur MIPS32 / Instructions de base]][[BR]][[SujetTP1|TP01 : Simulateur MARS]] ||||
    19  || 39|| [htdocs:cours/almo_2018_2.pdf C2 : Utilisation de la pile & appels de fonctions]                              || [[SujetTD2|TD02 : Utilisation de la pile / appels de fonctions]][[BR]][[SujetTP2|TP02 : Fonctions imbriquées et récursives]] ||
    20  || 40|| [htdocs:cours/almo_2018_3.pdf C3 : Chaine de compilation / intro GIET]                                          || [[SujetTD3|TD03 : Assembleur : programme de tri]][[BR]][[SujetTP3|TP03 : Génération de code avec GCC : exécution avec MARS]]||                         ||
    21  || 41|| [htdocs:cours/almo_2018_4.pdf C4 : Bus système et périphériques / GIET]                                       || [[SujetTD4|TD04 : Bus système et périphériques]][[BR]][[SujetTP4|TP04 : Exécution de code sur architecture matérielle mono-processeur]] || Assemb                  ||
    22  || 42|| [htdocs:cours/almo_2018_5.pdf C5 : Hiérarchie mémoire et techniques de cache]                            || [[SujetTD5|TD05 : Principe des mémoires caches]][[BR]][[SujetTP5|TP05 : Effets de cache                 ||                         ||
    23  || 43|| [htdocs:cours/almo_2018_6.pdf C6 : Caches (suite) Interrupts, exceptions, trappes]                         || [[SujetTD6|TD06 : Influence des caches sur les performances]][[BR]][[SujetTP6|TP06 : Mémoires cache : mesure de performance]]                            ||  ||
    24  || 44||||||  **Vacances**  ||
    25  || 45|| [htdocs:cours/almo_2018_7.pdf C7 : Accès aux périphériques : ICU, TTY, TIMER]                            || **TD7[[BR]] TP7**|| Analyse GIET [[BR]] Communications par interruptions               || Cache                   ||
    26  || 46||||||  **Partiel corrigé**  ||
    27  || 47|| [htdocs:cours/almo_2018_8.pdf C8 : Périphériques DMA : contrôleurs disque et réseau]                   || **TD8[[BR]] TP8**|| Périphériques DMA [[BR]] contrôleurs IOC, DMA et FB                ||                         ||
    28  || 48|| [htdocs:cours/almo_2018_9.pdf C9 : Multiplexage temporel & Commutation de tâches]                     || **TD9[[BR]] TP9**|| Commutation de tâches [[BR]] Commutation de tâches                 || Giet                    ||
    29  || 49|| [htdocs:cours/almo_2018_10.pdf C10 : Programmation parallèle multi-tâches et synchronisations]   || **TD10[[BR]] TP10**|| Partage du bus système [[BR]] Architecture multi-processeur      ||                         ||
    30  || 50|| [htdocs:cours/almo_2018_11.pdf C11 : Principe Mémoire Virtuelle et MMU/TLB]                                || **TD11[[BR]] TP11**|| mémoire virtuelle [[BR]] Rattrapage                              || Switch                  ||
    31  || 51||||||  **Révisions guidées**  ||
    32  || 52||||||  **Vacances**               ||
    33  || 1||||||  **Vacances**                ||
    34  || 2||||||   **1ère Session**          ||
     16== Programme ==
    3517
    36 == Sujets de TD ==
     18* [[ConfigTP|Configuration de votre compte pour les TP (à lire impérativement)]]
    3719
    38 
    39 
    40 
    41 
    42 
    43 
    44 [[SujetTD7|TD07 : Gestionnaire d'Interruptions, Exceptions et Trappes]][[BR]][[SujetTP7|TP07 : Communications par interruption]]
    45 
    46 [[SujetTD8|TD08 : Périphériques à capacités DMA]][[BR]][[SujetTP8|TP08 : Périphériques orientés blocs]]
    47 
    48 [[SujetTD9|TD09 : Fonctionnement multi-tâches]][[BR]][[SujetTP9|TP09 : Fonctionnement multi-tâches]]
    49 
    50 [[SujetTD10|TD10 : Architectures multi-processeurs]][[BR]][[SujetTP10|TP10 : Architectures multi-processeurs]]
    51 
    52 [[SujetTD11|TD11 : Mémoire virtuelle paginée]]
    53 
    54 == Sujets de TP ==
    55 
    56 * [[ConfigTP|Manuel de configuration (à lire impérativement)]]
    57 
     20 || sem ||||  **Cours**   ||||  **TD/TP**  ||  **Interro**     ||
     21 || 37|| C0|| [htdocs:cours/almo_2018_0.pdf Vue d'ensemble du module] ||||||
     22 || 38|| C1|| [htdocs:cours/almo_2018_1.pdf Assembleur MIPS] ||TD1[[BR]]TP1|| [[SujetTD1|Assembleur MIPS32 / Instructions de base]][[BR]][[SujetTP1|Simulateur MARS]] ||||
     23 || 39|| C2|| [htdocs:cours/almo_2018_2.pdf Utilisation de la pile & appels de fonctions] ||TD2[[BR]]TP2||  [[SujetTD2|Utilisation de la pile / appels de fonctions]][[BR]][[SujetTP2|Fonctions imbriquées et récursives]] ||||
     24 || 40|| C3|| [htdocs:cours/almo_2018_3.pdf Chaine de compilation / intro GIET] ||TD3[[BR]]TP3|| [[SujetTD3|Assembleur : programme de tri]][[BR]][[SujetTP3|Génération de code avec GCC : exécution avec MARS]] ||||
     25 || 41|| C4|| [htdocs:cours/almo_2018_4.pdf Bus système et périphériques / GIET] ||TD4[[BR]]TP4|| [[SujetTD4|Bus système et périphériques]][[BR]][[SujetTP4|Exécution de code sur architecture mono-processeur]] || Assemb ||
     26 || 42|| C5|| [htdocs:cours/almo_2018_5.pdf Hiérarchie mémoire et techniques de cache] ||TD5[[BR]]TP5|| [[SujetTD5|Principe des mémoires caches]][[BR]][[SujetTP5|Effets de cache]] ||||
     27 || 43|| C6|| [htdocs:cours/almo_2018_6.pdf Caches (suite) Interrupts, exceptions, trappes] ||TD6[[BR]]TP6|| [[SujetTD6|Influence des caches sur les performances]][[BR]][[SujetTP6|Mémoires cache : mesure de performance]] ||||
     28 || 44||||||||||  **Vacances**  ||
     29 || 45|| C7|| [htdocs:cours/almo_2018_7.pdf Accès aux périphériques : ICU, TTY, TIMER] ||TD7[[BR]]TP7|| [[SujetTD7|Analyse GIET]][[BR]][[SujetTP7|Communications par interruptions]] || Cache ||
     30 || 46||||||||||  **Partiel corrigé**  ||
     31 || 47|| C8|| [htdocs:cours/almo_2018_8.pdf Périphériques DMA : contrôleurs disque et réseau] ||TD8[[BR]]TP8|| [[SujetTD8|Périphériques]][[BR]][[SujetTP8|contrôleurs IOC, DMA et FB]] ||||
     32 || 48|| C9|| [htdocs:cours/almo_2018_9.pdf Multiplexage temporel & Commutation de tâches] ||TD9[[BR]]TP9|| [[SujetTD9|Commutation de tâches]][[BR]][[SujetTP9|Commutation de tâches]] || Giet ||
     33 || 49|| C10|| [htdocs:cours/almo_2018_10.pdf Programmation parallèle multi-tâches] ||TD10[[BR]]TP10||[[SujetTD10|Partage du bus systématiquement]][[BR]][[SujetTP10|Architecture multi-processeur]] ||||
     34 || 50|| C11|| [htdocs:cours/almo_2018_11.pdf Principe Mémoire Virtuelle et MMU/TLB] ||TD11[[BR]]TP1|| [[SujetTD11|mémoire virtuelle paginée]][[BR]] Rattrapage || Switch ||
     35 || 51||||||||||  **Révisions guidées**  ||
     36 || 52||||||||||  **Vacances**               ||
     37 || 1||||||||||  **Vacances**                ||
     38 || 2||||||||||   **1ère Session**          ||
    5839
    5940== Documents ==
    … …  
    6950* [raw-attachment:wiki:WikiStart:Memo-Instruction-MIPSR3000.pdf Aide mémoire instructions MIPS]
    7051}}}
     52
    7153== Documentation architecture matérielle ==
    7254