Changes between Version 154 and Version 155 of WikiStart


Ignore:
Timestamp:
Sep 11, 2019, 8:02:46 AM (5 years ago)
Author:
franck
Comment:

--

Legend:

Unmodified
Added
Removed
Modified

  • WikiStart

    v154 v155  
    2222|| 39|| C2|| [htdocs:cours/ALMO-2019-2_fonctions.pdf Utilisation de la pile & appels de fonctions] ||TD2[[BR]]TP2||  [[SujetTD2|Utilisation de la pile / appels de fonctions]][[BR]][[SujetTP2|Fonctions imbriquées et récursives]] ||||
    2323|| 40|| C3|| [htdocs:cours/ALMO-2019-3_Compilation.pdf Chaine de compilation] ||TD3[[BR]]TP3|| [[SujetTD3|Assembleur : programme de tri]][[BR]][[SujetTP3|Génération de code avec GCC : exécution avec MARS]] ||||
    24 || 41|| C4|| [htdocs:cours/ALMO-2019-4.pdf Bus système et périphériques / GIET 1] ||TD4[[BR]]TP4|| [[SujetTD4|Bus système et périphériques]][[BR]][[SujetTP4|Exécution de code sur architecture mono-processeur]] || Assemb ||
     24|| 41|| C4|| [htdocs:cours/ALMO-2019-4_Architecture-machine-ALMO-et-GIET.pdf Architecture de la machine ALMO et GIET] ||TD4[[BR]]TP4|| [[SujetTD4|Bus système et périphériques]][[BR]][[SujetTP4|Exécution de code sur architecture mono-processeur]] || Assemb ||
    2525|| 42|| C5|| [htdocs:cours/ALMO-2019-5_Cache.pdf Hiérarchie mémoire et techniques de cache] ||TD5[[BR]]TP5|| [[SujetTD5|Principe des mémoires caches]][[BR]][[SujetTP5|Effets de cache]] ||||
    2626|| 43|| C6|| [htdocs:cours/ALMO-2019-6_Cache-suite.pdf Caches (suite)] ||TD6[[BR]]TP6|| [[SujetTD6|Influence des caches sur les performances]][[BR]][[SujetTP6|Mémoires cache : mesure de performance]] ||||
    2727|| 44||||||||||**Vacances de la toussaint**  ||
    28 || 45|| C7|| [htdocs:cours/ALMO-2019-7.pdf Accès aux périphériques : ICU, TTY, TIMER / GIET 2] ||TD7[[BR]]TP7|| [[SujetTD7|Analyse GIET]][[BR]][[SujetTP7|Communications par interruptions]] || Cache ||
     28|| 45|| C7|| [htdocs:cours/ALMO-2019-7.pdf Accès aux périphériques] ||TD7[[BR]]TP7|| [[SujetTD7|Analyse GIET]][[BR]][[SujetTP7|Communications par interruptions]] || Cache ||
    2929|| 46|||||||||| **Partiel corrigé**  ||
    30 || 47|| C8|| [htdocs:cours/ALMO-2019-8.pdf Périphériques DMA : contrôleurs disque et réseau / GIET 3] ||TD8[[BR]]TP8|| [[SujetTD8|Périphériques]][[BR]][[SujetTP8|contrôleurs IOC, DMA et FB]] ||||
    31 || 48|| C9|| [htdocs:cours/ALMO-2019-9.pdf Multiplexage temporel & Commutation de tâches / GIET 4] ||TD9[[BR]]TP9|| [[SujetTD9|Commutation de tâches]][[BR]][[SujetTP9|Commutation de tâches]] || Giet ||
     30|| 47|| C8|| [htdocs:cours/ALMO-2019-8.pdf Périphériques DMA : contrôleurs disque et réseau] ||TD8[[BR]]TP8|| [[SujetTD8|Périphériques]][[BR]][[SujetTP8|contrôleurs IOC, DMA et FB]] ||||
     31|| 48|| C9|| [htdocs:cours/ALMO-2019-9.pdf Multiplexage temporel & Commutation de tâches] ||TD9[[BR]]TP9|| [[SujetTD9|Commutation de tâches]][[BR]][[SujetTP9|Commutation de tâches]] || Giet ||
    3232|| 49|| C10|| [htdocs:cours/ALMO-2019-10.pdf Programmation parallèle multi-tâches] ||TD10[[BR]]TP10||[[SujetTD10|Partage du bus systématiquement]][[BR]][[SujetTP10|Architecture multi-processeur]] ||||
    3333|| 50|| C11|| [htdocs:cours/ALMO-2019-11.pdf Principe Mémoire Virtuelle et MMU/TLB] ||TD11[[BR]]TP11|| [[SujetTD11|mémoire virtuelle paginée]][[BR]]Rattrapage || Switch ||