= Architecture Logicielle et Matérielle des Ordinateurs (ALMO) - 3I004 = == Organisation 2016 == [https://www-licence.ufr-info-p6.jussieu.fr/lmd/licence/2016/ue/3I004-2016oct/index.php?maquette=1 Site annuel du module ALMO sur le site de la licence] |||||||||||| **Cours** || |||| mercredi || 8h45-10h30 |||| Amphi 56A || Franck Wajsbürt || |||||||||||||| |||||||||||| **TD - TP** || ||**G1**|| lundi || 16h00-19h45 || TD Barre 14-15 salle 103 || TP Barre 14-15 salle 307 || Alain Greiner || ||**G2**|| lundi || 10h45-15h45 || TD Barre 24-25 Salle 103 || TP Barre 24-25 Salle 302 || Franck Wajsbürt || ||**G3**|| mercredi || 14h00-17h45 || TD Barre 24-34 Salle 203 || TP Barre 24-25 Salle 302 || Quentin Meunier || ||**G4**|| vendredi || 14h00-17h45 || TD Barre 23-24 Salle 312 || TP Barre 14-15 Salle 308 || Emmanuelle Encrenaz || {{{#!protected || || Cours 8H45 (56A) || TD/TP || Interro || || 36 || C1: Introduction & Architecture externe MIPS32 || || || || 37 || C2: Utilisation de la pile & appels de fonctions || TD1: Programmation Assembleur [[BR]] TP1: Présentation XSPIM || || || 38 || C3: Interruptions / Exceptions /Trappes + GCC || TD2: Appels de fonctions [[BR]] TP2: Programmation fonctions / XSPIM || || || 39 || C4: Bus système et périphériques / GIET || TD3: Programme complet [[BR]]TP3: Génération de code GCC / XSPIM || Assemb || || 40 || C5: Hiérarchie mémoire et techniques de cache || TD4: Architecture mono-processeur [[BR]] TP4: Génération de code pour SoCLib || || || 41 || C6: Caches (suite et fin) Interrupts, exceptions, trappes || TD5: Principe des mémoires cache [[BR]] TP5: Effets de cache || || || 42 || C7: Accès aux périphériques : ICU, TTY, TIMER || TD6: Performances caches [[BR]] TP6: Perfs caches || Caches || || 43 || C8: Périphériques DMA : contrôleurs disque et réseau || TD7: Analyse GIET [[BR]] TP7: Communications par interruptions || || || 44 || || TD8 & TP8 (groupe du vendredi) || || || 45 || C9: Multiplexage temporel & Commutation de tâches || TD8: Périphériques DMA [[BR]] TP8: contrôleurs IOC, DMA et FB || || || 46 || C10: Principe Mémoire Virtuelle et MMU/TLB || TD9: Commutation de tâches [[BR]] TP9: Commutation de tâches || Giet || || 47 || C11: Programmation parallèle multi-tâches et synchro. || TD10: Partage du bus système [[BR]] TP10: Architecture multi-processeur || || || 48 || || TD11: mémoire virtuelle [[BR]] TP11: Rattrapage || Switch || || 49 |||||| Révisions || || 50 |||||| Examen Session1 || }}} == Sujets de TD == * [[SujetTD1|TD01 : Assembleur MIPS32 / Instructions de base]] * [[SujetTD2|TD02 : Utilisation de la pile / appels de fonctions]] * [[SujetTD3|TD03 : Assembleur : programme de tri]] * [[SujetTD4|TD04 : Bus système et périphériques]] * [[SujetTD5|TD05 : Principe des mémoires caches]] * [[SujetTD6|TD06 : Influence des caches sur les performances]] * [[SujetTD7|TD07 : Gestionnaire d'Interruptions, Exceptions et Trappes]] * [[SujetTD8|TD08 : Périphériques à capacités DMA]] * [[SujetTD9|TD09 : Fonctionnement multi-tâches]] * [[SujetTD10|TD10 : Architectures multi-processeurs]] * [[SujetTD11|TD11 : Mémoire virtuelle paginée]] == Sujets de TP == * [[ConfigTP|Manuel de configuration (à lire impérativement)]] * [[SujetTP1|TP01 : Simulateur XSPIM]] * [[SujetTP2|TP02 : Fonctions imbriquées et récursives]] * [[SujetTP3|TP03 : Génération de code avec GCC : exécution avec XSPIM]] * [[SujetTP4|TP04 : Exécution de code sur architecture matérielle mono-processeur]] * [[SujetTP5|TP05 : Mémoires cache : principe de fonctionnement]] * [[SujetTP6|TP06 : Mémoires caches : mesure de performance]] * [[SujetTP7|TP07 : Communications par interruption]] * [[SujetTP8|TP08 : Périphériques orientés blocs]] * [[SujetTP9|TP09 : Fonctionnement multi-tâches]] * [[SujetTP10|TP10 : Architectures multi-processeurs]] == Documents == * [https://www-licence.ufr-info-p6.jussieu.fr/lmd/licence/2016/ue/3I004-2016oct/docs/ALMO-TD-TP_20160901.pdf Sujets des TD et TP (extrait le 1 sep 2016)] * [https://www-licence.ufr-info-p6.jussieu.fr/lmd/licence/2016/ue/3I004-2016oct/docs/ALMO-mips32-archi_20160901.pdf Architecture externe MIPS] * [https://www-licence.ufr-info-p6.jussieu.fr/lmd/licence/2016/ue/3I004-2016oct/docs/ALMO-mips32-asm_20160901.pdf Langage d'assemblage MIPS] * [https://www-licence.ufr-info-p6.jussieu.fr/lmd/licence/2016/ue/3I004-2016oct/docs/ALMO-giet-src-code_20160901.pdf Code source du GIET] == Documentation architecture matérielle == * [[HardAlmoGeneric|simul_almo_generic]] == Annales d'examen == * [https://www-licence.ufr-info-p6.jussieu.fr/lmd/licence/2016/ue/3I004-2016oct/examens/partiel-almo-2012.pdf Partiel novembre 2012] * [https://www-licence.ufr-info-p6.jussieu.fr/lmd/licence/2016/ue/3I004-2016oct/examens/examen_almo_2010.pdf Examen Janvier 2010] * [https://www-licence.ufr-info-p6.jussieu.fr/lmd/licence/2016/ue/3I004-2016oct/examens/examen_almo_2011.pdf Examen Janvier 2011] * [https://www-licence.ufr-info-p6.jussieu.fr/lmd/licence/2016/ue/3I004-2016oct/examens/examen_almo_2012.pdf Examen Janvier 2012]