Changes between Version 6 and Version 7 of CaoCourseTme3

Timestamp:

Feb 15, 2007, 7:47:01 PM (19 years ago)

Author:

alain

Comment:

--

CaoCourseTme3

@@ -100 +100 @@
 = Etape 3 : Ecriture d'un premier analyseur syntaxique =
 
-Il faut maintenant définir dans le fichier ''vst.y'' les règles de la grammaire 
-correspondant au format ''.vst''. Ce fichier "vst.y'' est utilisé par '''bison''' pour
-générer la fonction .c constituant l'analyseur lexical.
-Ces règles de grammaire sont des combinaisons de token reconnus par flex.
+L'outil '''bison''' est un générateur d'analyseur syntaxique.
+Il prend en entrée un fichier ''vst.y'' contenant la définition des règles de la grammaire 
+correspondant au format ''.vst'', et génère la fonction yyparse() constituant l'analyseur
+syntaxique, dans un fichier vst.tab.c. 
+
 Dans ce TME, il ne sera pas question d'analyse sémantique ni même
 d'actions à effectuer lorsqu'une règle est activée.
 On se borne donc à effectuer l'analyse de syntaxe en s'assurant que les structures
-grammaticales dÈfinies permettent effectivement d'analyser le fichier ''exemple.vst''.
+grammaticales définies permettent effectivement d'analyser le fichier ''exemple.vst''.
 
 Cette étape vise à analyser le fichier ''signal.ex'', qui ne constitue qu'une
@@ -171 +172 @@
 = Etape 4 : Fin de l'écriture de l'analyseur syntaxique =
 
-L'idée est de construire l'analyseur de manière incrémentale de maniËre incrÈmentale.
-La syntaxe de la dÈclaration des signaux ayant ÈtÈ dÈfinie, vous allez,
-dans cet ordre~:
-\begin{enumerate}
-\itemsep=-.5ex
-\item dÈfinir les rËgles de dÈclaration des ports en partant
-      de l'exemple \texttt{port.ex} qui vous est fourni~;
-\item dÈfinir les rËgles de dÈclaration du composant en partant
-      de l'exemple \texttt{component.ex} qui vous est fourni~;
-\item dÈfinir les rËgles de dÈclaration de l'entitÈ en partant
-      de l'exemple \texttt{entity.ex} qui vous est fourni~;
-\item dÈfinir toutes les rËgles nÈcessaires ‡ la lecture du fichier
-      \texttt{exemple.vst}.
-\end{enumerate}
+Une règle de grammaire est construction grammaticale utilisant des token reconnus par ''flex''...
+ou d'autres constructions grammaticales, plus simples. La grammaire a donc une structure arborescente. 
 
-Vous pouvez faire des validations intermÈdiaires simplement en dÈclarant
-un nouveau symbole de dÈpart gr‚ce ‡
-%\small
-\begin{verbatim}
+Dessinez explicitement le graphe représentant la grammaire associée au format ''.vst''.
+Dans ce graphe, qui a - presque - une structure d'arbre, chaque noeud correspond à une construction grammaticale
+(c'est à dire une règle de grammaire), et un arc orienté entre deux noeuds X et Y signifie : "La construction grammaticale
+Y est contenue dans la construction grammaticale X". Les constructions grammaticales élémentaires sont les tokens,
+et constituent les "feuilles" de l'arbre.
+
+La syntaxe de la construction grammaticale correspondant à la déclaration d'un signal a déjà été définie. Il reste donc à :
+  1. Définir la construction grammaticale correspondant à la délaration d'un port
+  1. Définir la construction grammaticale correspondant à la déclaration d'un composant
+  1. Définir la construction grammaticale correspondant à la déclaration d'une entité
+  1. Définir la construction grammaticale correspondant à la déclaration d'une instance
+  1. Définir toutes les règles nécessaires à l'analyse du fichier complet.
+ 
+Vous pouvez faire des validations intermédiaires simplement en utilisant le symbole racine:
+{{{
 %start regle
-\end{verbatim}
-\normalsize
-
-Vous pouvez considÈrer que le TME est terminÈ lorsque le parser construit
-‡ partir des deux fichiers vst.l et vst.y est capable de lire et de reconnaitre
-la totalitÈ du fichier exemple.vst.
-
-\small
-\subsubsection*{signal.ex}
-\begin{multicols}{2}
-\begin{verbatim}
-signal opc    : bit;
-signal read   : bit;
-signal lock   : bit;
-signal a      : bit;
-signal d      : bit;
-signal ack    : bit;
-signal tout   : bit;
-signal it_0   : bit;
-signal req0   : bit;
-signal req1   : bit;
-signal gnt0   : bit;
-signal gnt1   : bit;
-signal sel1   : bit;
-signal sel2   : bit;
-signal sel3   : bit;
-signal sel4   : bit;
-signal sel5   : bit;
-signal sel6   : bit;
-signal sel7   : bit;
-signal sel8   : bit;
-signal sel9   : bit;
-signal snoopdo: bit;
-\end{verbatim}
-\end{multicols}
-\subsubsection*{port.ex}
-\begin{multicols}{2}
-\begin{verbatim}
-   port (
-      clk    : in bit;
-      resetn : in bit;
-      ireq   : out bit;
-      ignt   : in bit;
-      dreq   : out bit;
-      dgnt   : in bit;
-      opc    : out bit;
-      lock   : out bit;
-      read   : inout bit;
-      a      : inout bit;
-      d      : inout bit;
-      ack    : in bit;
-      tout   : in bit;
-      it_0   : in bit;
-      it_1   : in bit;
-      it_2   : in bit;
-      it_3   : in bit;
-      it_4   : in bit;
-      it_5   : in bit;
-      snoopdo: in bit
-   );
-\end{verbatim}
-\end{multicols}
-\subsubsection*{component.ex}
-\begin{multicols}{2}
-\begin{verbatim}
-component PIR3000
-   port (
-      clk    : in bit;
-      resetn : in bit;
-      ireq   : out bit;
-      ignt   : in bit;
-      dreq   : out bit;
-      dgnt   : in bit;
-      opc    : out bit;
-      lock   : out bit;
-      read   : inout bit;
-      a      : inout bit;
-      d      : inout bit;
-      ack    : in bit;
-      tout   : in bit;
-      it_0   : in bit;
-      it_1   : in bit;
-      it_2   : in bit;
-      it_3   : in bit;
-      it_4   : in bit;
-      it_5   : in bit;
-      snoopdo: in bit
-   );
-end component;
-\end{verbatim}
-\end{multicols}
-\subsubsection*{entity.ex}
-\begin{verbatim}
-entity EXEMPLE is
-   port (
-      clk    : in bit;
-      resetn : in bit
-   );
-end exemple;
-\end{verbatim}
-\scriptsize
-\newpage
-\subsubsection*{expemple.vst}
-\begin{multicols}{2}
-\begin{verbatim}
-end exemple;
-entity EXEMPLE is
-   port (
-      clk    : in bit;
-      resetn : in bit
-   );
-end exemple;
-
-architecture structural of system is
-component PIR3000
-   port (
-      clk    : in bit;
-      resetn : in bit;
-      ireq   : out bit;
-      ignt   : in bit;
-      dreq   : out bit;
-      dgnt   : in bit;
-      opc    : out bit;
-      lock   : out bit;
-      read   : inout bit;
-      a      : inout bit;
-      d      : inout bit;
-      ack    : in bit;
-      tout   : in bit;
-      it_0   : in bit;
-      it_1   : in bit;
-      it_2   : in bit;
-      it_3   : in bit;
-      it_4   : in bit;
-      it_5   : in bit;
-      snoopdo: in bit
-   );
-end component;
-
-component PIRAM
-   port (
-      clk    : in    bit;
-      resetn : in    bit;
-      sel    : in    bit;
-      opc    : in    bit;
-      read   : in    bit;
-      a      : in    bit;
-      d      : inout bit;
-      ack    : out   bit;
-      tout   : in    bit
-   );
-end component;
-
-component PITTY
-   port (
-      clk    : in bit;
-      resetn : in bit;
-      sel    : in bit;
-      opc    : in bit;
-      read   : in bit;
-      a      : in bit;
-      d      : inout bit;
-      ack    : out bit;
-      tout   : in bit
-   );
-end component;
-
-component PIBCU
-    port (
-       clk     : in bit;
-       req0    : in bit;
-       req1    : in bit;
-       gnt0    : out bit;
-       gnt1    : out bit;
-       sel1    : out bit;
-       sel2    : out bit;
-       sel3    : out bit;
-       sel4    : out bit;
-       sel5    : out bit;
-       sel6    : out bit;
-       sel7    : out bit;
-       sel8    : out bit;
-       sel9    : out bit;
-       snoopdo : out bit;
-       resetn  : in bit;
-       opc     : in bit;
-       read    : in bit;
-       lock    : in bit;
-       a       : in bit;
-       d       : inout bit;
-       ack     : inout bit;
-       tout    : out bit;
-       it      : out bit
-    );
-end component;
-
-signal opc    : bit;
-signal read   : bit;
-signal lock   : bit;
-signal a      : bit;
-signal d      : bit;
-signal ack    : bit;
-signal tout   : bit;
-
-signal it_0   : bit;
-signal it_1   : bit;
-signal it_2   : bit;
-signal it_3   : bit;
-signal it_4   : bit;
-signal it_5   : bit;
-
-signal req0   : bit;
-signal req1   : bit;
-
-signal gnt0   : bit;
-signal gnt1   : bit;
-
-signal sel1   : bit;
-signal sel2   : bit;
-signal sel3   : bit;
-signal sel4   : bit;
-signal sel5   : bit;
-signal sel6   : bit;
-signal sel7   : bit;
-signal sel8   : bit;
-signal sel9   : bit;
-signal snoopdo: bit;
-
-begin
-
-   r3000 : Pir3000
-   port map (
-      clk     => clk,
-      resetn  => resetn,
-      ireq    => req0,
-      ignt    => gnt0,
-      dreq    => req1,
-      dgnt    => gnt1,
-      opc     => opc,
-      lock    => lock,
-      read    => read,
-      a       => a,
-      d       => d,
-      ack     => ack,
-      tout    => tout,
-      snoopdo => snoopdo,
-      it_0    => it_0,
-      it_1    => it_1,
-      it_2    => it_2,
-      it_3    => it_3,
-      it_4    => it_4,
-      it_5    => it_5
-   );
-
-   rst : piram
-   port map (
-      clk    => clk,
-      resetn => resetn,
-      sel    => sel1,
-      opc    => opc,
-      read   => read,
-      a      => a,
-      d      => d,
-      ack    => ack,
-      tout   => tout
-   );
-
-   exc : piram
-   port map (
-      clk    => clk,
-      resetn => resetn,
-      sel    => sel2,
-      opc    => opc,
-      read   => read,
-      a      => a,
-      d      => d,
-      ack    => ack,
-      tout   => tout
-   );
-
-   bcu : pibcu
-   port map (
-      clk    => clk,
-      req0   => req0,
-      req1   => req1,
-
-      gnt0   => gnt0,
-      gnt1   => gnt1,
-      
-      sel1   => sel1,
-      sel2   => sel2,
-      sel3   => sel3,
-      sel4   => sel4,
-      sel5   => sel5,
-      sel6   => sel6,
-      sel7   => sel7,
-      sel8   => sel8,
-      sel9   => sel9,
-
-      resetn => resetn,
-      opc    => opc,
-      read   => read,
-      lock   => lock,
-      a      => a,
-      d      => d,
-      ack    => ack,
-      tout   => tout,
-      snoopdo=> snoopdo,
-      it     => it_1
-   );
-
-   ins : piram
-   port map (
-      clk    => clk,
-      resetn => resetn,
-      sel    => sel3,
-      opc    => opc,
-      read   => read,
-      a      => a,
-      d      => d,
-      ack    => ack,
-      tout   => tout
-   );
-
-   dat : piram
-   port map (
-      clk    => clk,
-      resetn => resetn,
-      sel    => sel4,
-      opc    => opc,
-      read   => read,
-      a      => a,
-      d      => d,
-      ack    => ack,
-      tout   => tout
-   );
-     
-   tty : pitty
-   port map (
-      clk    => clk,
-      resetn => resetn,
-      sel    => sel5,
-      opc    => opc,
-      read   => read,
-      a      => a,
-      d      => d,
-      ack    => ack,
-      tout   => tout
-   );
-
-   ttz : pitty
-   port map (
-      clk    => clk,
-      resetn => resetn,
-      sel    => sel9,
-      opc    => opc,
-      read   => read,
-      a      => a,
-      d      => d,
-      ack    => ack,
-      tout   => tout
-   );
-    
-end structural;
-\end{verbatim}
-\end{multicols}
-
-\end{document}
-
-
+}}}
+Vous pouvez considérer que le TME est terminé lorsque le parser construit 
+à partir des deux fichiers ''vst.l'' et ''vst.y'' est capable de lire et de reconnaitre
+la totalité du fichier ''exemple.vst''.