Changes between Version 1 and Version 2 of Examen2010


Ignore:
Timestamp:
Dec 1, 2014, 2:35:39 PM (11 years ago)
Author:
meunier
Comment:

--

Legend:

Unmodified
Added
Removed
Modified
  • Examen2010

    v1 v2  
    11
    2 = Architecture des Systèmes Intégrés et Optimisations =
     2= Architecture des Processeurs et Optimisation =
    33
    4 == Décembre 2010  – Documents autorisés – Durée 2h ==
     4== Décembre 2010 – Documents autorisés – Durée 2h ==
    55
    66Utiliser impérativement les feuilles quadrillées fournies pour les schémas.
     
    2020
    2121    for (i = 0; i != size; i++) {
    22         red_img [i] = img [i] >> 16;
    23         grn_img [i] = img [i] >> 8;
    24         blu_img [i] = img [i];
     22        red_img[i] = img[i] >> 16;
     23        grn_img[i] = img[i] >> 8;
     24        blu_img[i] = img[i];
    2525    }
    2626}
     
    3333Loop :
    3434    Lw    r10, 0(r4)
    35     Srl   r11, r10,  8
     35    Srl   r11, r10, 8
    3636    Srl   r12, r10, 16
    3737    Sb    r12, 0(r5)
    3838    Sb    r11, 0(r6)
    3939    Sb    r10, 0(r7)
    40     Addiu r5 , r5 , 1
    41     Addiu r6 , r6 , 1
    42     Addiu r7 , r7 , 1
    43     Addiu r4 , r4 , 4
    44     Bne   r4 , r8 , Loop
     40    Addiu r5,  r5, 1
     41    Addiu r6,  r6, 1
     42    Addiu r7,  r7, 1
     43    Addiu r4,  r4, 4
     44    Bne   r4,  r8, Loop
    4545    Nop
    4646}}}
     
    6767'''1er cas:'''
    6868
    69 Le cache de données est un cache Write Through à correspondance directe. Il a une capacité de 4 Koctets. Un bloc du cache contient 16 octets. En cas de Hit, il faut 1 cycle pour accéder au cache. En cas de Miss, il faut en moyenne 11 cycles pour recevoir le bloc manquent et l'enregistrer dans les mémoires du cache. Puis, il faut 1 cycle supplémentaire pour répondre au processeur
     69Le cache de données est un cache Write Through à correspondance directe. Il a une capacité de 4 Koctets. Un bloc du cache contient 16 octets. En cas de Hit, il faut 1 cycle pour accéder au cache. En cas de Miss, il faut en moyenne 11 cycles pour recevoir le bloc manquent et l'enregistrer dans les mémoires du cache. Puis, il faut 1 cycle supplémentaire pour répondre au processeur.
    7070
    7171Dans un premier temps, on ne s'intéresse qu'aux lectures en ignorant l'effet des écritures.