Changes between Version 2 and Version 3 of Examen2010

Timestamp:

Nov 28, 2016, 5:02:41 PM (8 years ago)

Author:

meunier

Comment:

--

Examen2010

@@ -17 +17 @@
 #!c
 void DecomposeImage (int * img, char * red_img, char * grn_img, char * blu_img, int size) {
-    unsigned int i;
+    int i;
 
     for (i = 0; i != size; i++) {
@@ -30 +30 @@
 {{{
 #!asm
-
-Loop :
+Loop:
     Lw    r10, 0(r4)
     Srl   r11, r10, 8
@@ -90 +89 @@
 '''2ème cas :'''
 
-Le cache de données est un cache Write Back à correspondance directe. Il a une capacité de 4 Koctets. Un bloc du cache contient 16 octets. Sur une écriture, lorsque le bloc n'est pas présent dans la cache, il est chargé dans le cache depuis la mémoire puis, modifié. En cas de Hit, il faut 1 cycle pour accéder au cache. En cas de Miss, si le bloc à remplacer est Clean il faut en moyenne 11 cycles pour recevoir le bloc manquent et l'enregistrer dans les mémoires du cache. Si le bloc à remplacer est Dirty il faut en moyenne 16 cycles pour recevoir le bloc manquent et l'enregistrer dans les mémoires du cache. Puis, il faut 1 cycle supplémentaire pour répondre au processeur.
+Le cache de données est un cache Write Back à correspondance directe. Il a une capacité de 4 Koctets. Un bloc du cache contient 16 octets. Sur une écriture, lorsque le bloc n'est pas présent dans la cache, il est chargé dans le cache depuis la mémoire, puis modifié. En cas de Hit, il faut 1 cycle pour accéder au cache. En cas de Miss, si le bloc à remplacer est Clean il faut en moyenne 11 cycles pour recevoir le bloc manquent et l'enregistrer dans les mémoires du cache. Si le bloc à remplacer est Dirty il faut en moyenne 16 cycles pour recevoir le bloc manquent et l'enregistrer dans les mémoires du cache. Puis, il faut 1 cycle supplémentaire pour répondre au processeur.
 
 ''12 - Combien de Miss (distinguer 2 types de Miss) se produisent-ils lors de l'exécution des itérations du code original ?''