M2 SESI - Archi 3

TP1 : Machine d'états d'un cache L1 Write-Through cohérent

L'objectif de ce TP est de comprendre l'implémentation d'un protocole de cohérence de cache à un niveau de détail assez élevé (mais non caba).

Pour cela, on demande l'écriture des machines d'états d'un controlleur de cache L1 write-through et du controlleur mémoire associé.

1. Spécification

Dessinez sur une feuille (ou sur un logiciel adapté) les machines d'état du cache L1 write-through à invalidations et du contrôleur mémoire associé, en étant le plus précis possible. On s'intéresse pour ce TP uniquement à la partie données du cache : on suppose en effet que le processeur émet directement des requêtes de lecture et d'écritures, et non les adresses des instructions. De plus, on ne s'intéresse pas aux requêtes à des adresses non cachées : on suppose donc que toutes les requêtes sont à des adresses cachées.

Ce dessin fera partie du rendu, ne le négligez donc pas.

2. Prise en main des sources

Commencez par copier sur votre compte l'archive à l'emplacement ~meunier/Archi3_CoherenceProtocol.jar.

Lancez eclipse, puis créez un nouveau projet java pour lequel vous importerez l'archive (clic droit sur src puis import, Archive File).

Les classes du package view contiennent les éléments de l'interface graphique (sommaire), et celles du package controller les écouteurs associés. Il n'est pas nécessaire de les regarder dans le détail.

Les classes modélisant l'architecture sont dans le package model.

La figure ci-dessous présente un diagramme objet simplifié pour une architecture avec deux processeurs / caches L1 et un banc mémoire.

3. Écriture des machines d'état

Une fois les sources du package Model à peu près maitrisées, il faut compléter les classes L1WtiController et MemWtiController à partir des machines d'état dessinées dans la partie 1.

Pour lancer une simulation, il faut faire un clic droit sur une la classe Simul.java du package simulation, puis Run as... -> java application

Il faudra bien sûr tester votre code au travers d'entrelacements de requêtes bien choisis. Vous pouvez soit créer ces requêtes dans la classe de la Topcell, soit dynamiquement depuis l'interface en cours de simulation.

4. Rendu

Vous devrez rendre un compte-rendu sommaire (papier ou électronique) comprenant le schéma, ainsi que les tests que vous avez effectués et leur justification (ce que vous avez voulu tester pour chaque test). De plus, si votre code n'est pas fonctionnel au moment du rendu, il faudra expliquer les fonctionnalités manquantes ou les tests qui ne marchent pas.

Le code à rendre l'est sous la forme d'une archive comprenant les 2 fichiers écrits, à envoyer à l'adresse [MailAsim:quentin.meunier Quentin Meunier].