Changes between Version 1 and Version 2 of VgmnNoirqMono

Timestamp:

Jul 5, 2011, 2:33:28 PM (13 years ago)

Author:

Joel Porquet

Comment:

--

VgmnNoirqMono

@@ -24 +24 @@
     pf.create('common:loader', 'loader')
 
-    vgmn = pf.create('caba:vci_vgmn', 'vgmn0', *** remplir ***)
+    vgmn = pf.create('caba:vci_vgmn', 'vgmn0', ...)
 
     cpu = pf.create('caba:vci_xcache_wrapper', 'cpu0',
@@ -38 +38 @@
     vgmn.to_initiator.new() // cpu.vci
 
-# Generation des coprocesseurs, commentée pour l'instant
-#        # Ici, on récupère l'implémentation matérielle de tg, qui va
-#        # nous permettre d'instancier le coprocesseur et son controlleur
+# Coprocessors generation (commented for now)
+#   Here, we retrieve the hardware implementation of TG which allows us to
+#   instanciate the coprocessor and its controller
 #
 #   tg = dsx.TaskModel.getByName('tg').getImpl(soclib.HwTask)
-#        # La création nous retourne les deux composants crées.
+#        # The creation returns two components
 #   ctrl, coproc = tg.instanciate(pf, 'tg0')
-#        # Il reste à donner une adresse au controlleur, et le connecter
-#        # à l'interconnect (attention il a deux ports)
+#        # We need now to assign an address to the controller and to connect it
+#        to the interconnect (there is two ports to connect)
 #   ctrl.addSegment('tg_ctrl', 0x70400000, 0x100, False)
 #   ctrl.vci_initiator // vgmn.to_initiator.new()
 #   ctrl.vci_target // vgmn.to_target.new()
 #
-#        # pareil avec ramdac
+#        # same with ramdac
 #   ramdac = dsx.TaskModel.getByName('ramdac').getImpl(soclib.HwTask)
 #   ctrl, coproc = ramdac.instanciate(pf, 'ramdac0')
@@ -65 +65 @@
         ram.addSegment('uram%d'%i, base + 0x400000, 0x100000, False)
         ram.vci // vgmn.to_target.new()
-    ram.addSegment('boot', *** remplir ***) # Mips boot address, 0x1000 octets, cacheable
-    ram.addSegment('excep', *** remplir ***) # Mips exception address, 0x1000 octets, cacheable
+    ram.addSegment('boot', ...) # Mips boot address, 0x1000 octets, cacheable
+    ram.addSegment('excep', ...) # Mips exception address, 0x1000 octets, cacheable
 
     tty = pf.create('caba:vci_multi_tty', 'tty0', names = ['tty0'])