Changes between Version 2 and Version 3 of MultiCourseTP9_QR
- Timestamp:
- Jun 9, 2020, 8:48:40 PM (5 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
MultiCourseTP9_QR
v2 v3 22 22 23 23 24 == Q5) L'instruction assembleur ''sync'' empêche le re-ordonnancement des instructions par le compilateur ou par le processeur lui-même. 25 Plus précisément toutes les instructions de lecture ou d'écriture en mémoire placées avant l'instruction ''sync'' seront effectivement exécutée AVANT l'exécution de la première instruction de lecture/écriture située après l'instruction sync. Comment l'instruction assembleur ''sync'' est-elle implémentée dans le matériel ? ==24 25 == Q5) L'instruction assembleur ''sync'' empêche le re-ordonnancement des instructions par le compilateur ou par le processeur lui-même. Plus précisément toutes les instructions de lecture ou d'écriture en mémoire placées avant l'instruction ''sync'' seront effectivement exécutée AVANT l'exécution de la première instruction de lecture/écriture située après l'instruction sync. Comment l'instruction assembleur ''sync'' est-elle implémentée dans le matériel ? == 26 26 27 27 Pour ce qui concerne le contrôleur de cache L1 utilisé dans l'UE Multi, le contrôleur de cache garantit que les requêtes de lectures de données qui font MISS ne seront jamais traitées avant les requêtes d'écritures qui sont en attente dans le tampon d'écritures postées.
