| Version 7 (modified by , 16 years ago) (diff) |
|---|
Cours Architecture des Systèmes Multi-Processeurs
- TME1 Protocole Pibus & prototypage virtuel?
- TME2 Déploiement de code sur processeur programmable?
- TME3 Architecture interne du contrôleur de caches L1?
- TME4 Caractérisation et dimensionnement des caches?
- TME5 Interruptions & communication avec les périphériques?
- TME6 Contrôleur DMA?
- TME7 Partage de périphériques / Prise de verrous?
- TME8 Synchronisation et cohérence mémoire?
- TME9 Mémoire virtuelle et MMU?
- TME10 Partage du bus dans les architectures multi-processeurs?
Attachments (6)
- examen-MULTI-2010-juin.pdf (124.6 KB) - added by 14 years ago.
- examen-MULTI-2011-juin.pdf (153.7 KB) - added by 12 years ago.
- examen-MULTI-2014-juin.pdf (144.6 KB) - added by 5 years ago.
- Examen-MULTI-2020-mai_test.doc (38.0 KB) - added by 5 years ago.
- Examen-MULTI-2020-mai_A.doc (109.5 KB) - added by 5 years ago.
- Examen-MULTI-2020-mai_B.doc (43.0 KB) - added by 5 years ago.
Download all attachments as: .zip
