

# Manuel de développement :

## 1. Manuel de développement :

### 1. I. Architecture du MUTEKP

### 2. II. Introduction au noyau MUTEKP

#### 1. II.1 Le concept d'un Thread dans le système

#### 2. II.2 États d'un Thread

#### 3. II.3 Ordonnancement des Threads

#### 4. II.4 Organisation et gestion de la mémoire

##### 1. II.4.1 L'organisation de la mémoire

##### 2. II.4.2 La gestion de la mémoire

#### 5. II.5 Le buffer système

### 3. III. Détaille du noyau et les structures de données système

#### 1. III.1 Gestion des Threads

##### 1. III.1.1 La structure de donnée du Thread

##### 2. III.1.2 La structure de donnée Ordonnanceur et la table d'ordonnancement

#### 2. III.2 Gestion de la mémoire

##### 1. III.2.1 La structure gestionnaire mémoire

#### 3. III.3 Gestion des périphériques

##### 1. III.3.1 La structure gestionnaire des verrous

##### 2. III.3.2 Représentation des cibles (TTY, Timer et ICU)

#### 4. III.4 Gestion des interruptions

## I. Architecture du MUTEKP

La figure suivante illustre la modélisation du système :



Les bibliothèques constituant le système sont :

- pthread : contient l'interface système des Threads POSIX.
- libc : contient l'interface des services système tel que malloc, printf, read, memcpy ..etc.
- mwmr : contient l'interface système des FIFO MWMR.
- sys : contient le code système qui ne dépend pas de l'architecture de la plate-forme ou de type des processeurs utilisés.
- cpu : contient le code système en assembleur qui dépend de type des processeurs de la plate-forme.
- arch : contient le code C qui dépend de la plate-forme tel que les configurations système vis-à-vis des composants de la plate-forme, les ISR d'interruption des différent types de cibles ..etc.

En cas de modification au niveau de la configuration matérielle, il suffit d'adapter le code système des deux bibliothèques cpu et arch pour pouvoir déployer MutekP sur la nouvelle plate-forme.

## II. Introduction au noyau MUTEKP

### II.1 Le concept d'un Thread dans le système



Un Thread est un fil d'exécution d'un programme.

Tous les Threads de l'application partagent le même espace d'adressage, où chaque Thread possède :

- Son propre contexte d'exécution (le PC, un pointeur de pile et d'autres registres de travail du processeur).

- Deux piles.
  - ◆ Plie utilisateur
  - ◆ Pile système

Quelques avantages :

- Création et gestion plus rapide (vs processus).
- Partage des ressources par défaut.
- Communication entre les Threads plus simple via la mémoire (les variables globales).
- Déploiement plus efficace de l'application sur des architectures multi-processeurs.

## II.2 États d'un Thread



La durée de vie d'un Thread peut être divisée en un ensemble d'états.

Les différents états d'un Thread sont :

- Run : quand le Thread s'exécute sur le processeur en faisant son calcul.
- Kernel : quand le Thread « tombe » dans le noyau suite à un appel aux services noyau ou une interruption matérielle.
- Wait : lors que le Thread demande une ressource qui n'est pas disponible.
- Ready : quand le Thread est en attente de gagner le processeur pour poursuivre son exécution.
- Zombie : quand le Thread se termine en attendant que un autre thread prenne acte de sa terminaison.
- Create : état spécial dans le quel le Thread vient d'être créé. Il n'a pas encore été chargé sur un processeur et attend de le gagner pour la première fois.
- Dead : état spécial dans le quel le Thread est déclaré définitivement mort. Toute tentative de joindre un Thread dans cet état échouera.

## II.3 Ordonnement des Threads

Le système partitionne l'ensemble des threads de l'application en sous-ensembles dans le but de les ordonner.

Le nombre de ces sous-ensembles est en bijection avec le nombre des processeurs disponibles dans la plate-forme matérielle. Il existe une structure d'ordonnement, pour chaque sous-ensemble, responsable de l'ordonnement de ses Threads selon sa propre politique d'ordonnement.

Une fois un Thread est créé, il est affecté à un seul processeur tout au long de sa vie, le noyau MutekP n'implémente pas la migration des tâches, ou la répartition dynamique de la charge du système.

Supposant que le nombre des processeurs dans la plate-forme est égal à N alors :

- Le système partitionne l'ensemble des Threads de l'application en N sous-ensembles.
- Le système dispose de N structures d'ordonnement pour ordonner ces N sous-ensembles.
- En régime permanent (lors que chaque processeur est entrain d'exécuter un Thread), il existe N Threads s'exécutent en parallèle, tandis que les autres Threads de chaque sous-ensemble s'exécutent en pseudo parallèle grâce au temps partagé (changement de contexte à chaque fin de quantum suite à une interruption horloge).

Ainsi le noyau MutekP dispose d'un mécanisme d'ordonnement distribué à tâches affectées.

Dans le cas où l'Ordonneur d'un processeur ne trouve aucun Thread à l'état Ready, Il charge un Thread particulier nommé Thread Idle.

Cette situation peut se produire notamment au démarrage du système et avant la création des Threads de l'application, aucun Thread n'est disponible pour être chargé sur un processeur (exception du Thread main). Ou encore lors que tous les Threads d'un processeur sont en attente sur des ressources non disponibles.

L'utilité de ce Thread Idle est double :

- Pour ne pas bloquer le processeur vis-à-vis des interruptions et de pouvoir ainsi exécuter leurs ISR.
- Peut être programmé pour exécuter un code spécial de débogage ou d'observation de l'état du système.

## II.4 Organisation et gestion de la mémoire

### II.4.1 L'organisation de la mémoire

L'espace d'adressage est découpé en segments d'adresses contiguës :

- Les registres de contrôle des périphériques
- Les segments de RAM (ROM) réservé au système
- Les segments de RAM (ROM) de l'utilisateur

Les informations sur les segments mémoire dépendent de la plate-forme matérielles. Le système les connaît par l'intermédiaire du fichier segmentation.h (dans le répertoire arch\_soclib).

Les propriétés (caché / non caché), (système / utilisateur) sont codées dans les adresses, La lecture d'une donnée dans un segment caché est d'abord recherché dans le cache du processeur.

- En cas de hit, le contrôleur du cache fournit la donnée au processeur évitant ainsi de réaliser un accès à la mémoire.
- En cas de miss, le contrôleur du cache réalise la mise à jour d'une ligne de cache avant de fournir la donnée au processeur.

Si un cache contient la copie du contenu d'une adresse mémoire et que cette adresse est modifiée par un autre processeur, alors le cache n'est pas à jour.

Conséquence de ce comportement

- Les variables globales de l'application et du système doivent être mappées dans un segment de type non caché.
- La structure de la pile d'un Thread est mappée dans un segment de type caché (puisque aucun Thread ne modifie pas la pile d'un autre Thread !).
- L'échange de données entre Threads passe par de la mémoire non caché ou une invalidation partiel du cache.

### II.4.2 La gestion de la mémoire

Quatre segments de mémoire data :

- mémoire cachées et non cachée système
- mémoire cachées et non cachée utilisateur

Le noyau gère ces zones mémoire d'une manière minimaliste, qui consiste à garder quatre pointeurs, dans une structure de donnée dédiée, définissant l'occupation de ces zones.

A chaque allocation, l'espace disponible est vérifié, s'il n'y en a plus, le système retourne un pointeur nul, sinon il mis à jours le pointeur de la zone allouée.

Le système ne propose pas de libérer une zone mémoire dynamiquement allouée.

## **II.5 Le buffer système**

Le noyau dispose d'un tableau de tampons système.

Chaque entrée de ce tableau est une structure de type FIFO MWMM réalisent un tampon.

L'index de chaque tampon est utilisé en tant que descripteur du buffer

Ces buffers système permettent au noyau de pouvoir stocker le flux de caractères qui arrive depuis un terminal TTY en attendant qu'un Thread puisse les consommer (c.f: read())

## **III. Détaille du noyau et les structures de données système**

### **III.1 Gestion des Threads**

#### **III.1.1 La structure de donnée du Thread**

#### **III.1.2 La structure de donnée Ordonnanceur et la table d'ordonnancement**

### **III.2 Gestion de la mémoire**

#### **III.2.1 La structure gestionnaire mémoire**

### **III.3 Gestion des périphériques**

#### **III.3.1 La structure gestionnaire des verrous**

#### **III.3.2 Représentation des cibles (TTY, Timer et ICU)**

### **III.4 Gestion des interruptions**