

le PIC16f877

cours n°2
LI326

Caractéristiques pic16f877

Fonctionne à **20 MHz** maximum.

- mais utilise 4 cycles par instruction donc
5 millions d'instructions par seconde ou **200 nanosecondes par instruction**

Possède :


- 35 instructions (composant RISC),
- 8Ko de mémoire Flash interne pour le programme,
- 368 octets de RAM, ce sont plutôt des registres (FILE)
- 256 octets de d'EEprom,
- 3 compteurs / timer de 8 ou 16 bits (PWM)
- 1 Watchdog,
- 8 entrées analogiques 10bits / comparateur de tension
- 1 port série (RS232), 1 port I2C / SPI
- 15 sources d'interruption,
- 33 entrées/sorties numériques configurables individuellement, disposés en 5 ports nommés de A à E,
- un mode SLEEP.

Architecture


Plan

- Architecture du PIC16F877
- Plan mémoire
- Langage assembleur
- Programme "hello world"
- Outils de développement
- Langage de macro-instructions
- Gestion des adresses

Boitier pic16f877 40 broches



Architecture



Architecture pic16f877

Assembleur PIC

Un programme en assembleur comporte une *instruction* par ligne.
Une ligne se découpe en quatre colonnes

- la 1ère colonne commence en tout début de ligne et contient au plus un mot appelé symbole ou étiquette associé à l'adresse de la case mémoire de l'instruction ou de la donnée courante. On peut aussi attribuer une valeur quelconque à une étiquette.
- la 2ème colonne commence après un espace ou une tabulation. elle contient une instruction, une macro-instruction ou une directive.
- la 3ème colonne est séparée par un espace ou une tabulation contient les arguments séparés par des virgules de la 2ème colonne.
- la 4ème colonne commence par un ; s'achève au retour chariot contient un commentaire.

File Address	File Address	File Address	File Address
Indirect addr.(¹) 00h	Indirect addr.(¹) 80h	Indirect addr.(¹) 100h	Indirect addr.(¹) 180h
TMR0 01h	OPTION_REG 81h	TMR0 101h	PCL 181h
PCL 02h	PCL 82h	PCL 102h	PCL 182h
STATUS 03h	STATUS 83h	STATUS 103h	STATUS 183h
FSR 04h	FSR 84h	FSR 104h	FSR 184h
PORTA 05h	TRISA 85h	PORTB 106h	TRISB 186h
PORTB 06h	TRISB 86h	PORTB 107h	TRISB 187h
PORTC 07h	TRISC 87h	PORTB 108h	TRISB 188h
PORTD(¹) 08h	TRISD(¹) 88h	109h	189h
PORTE(¹) 09h	TRISE(¹) 89h	PCLATH 10Ah	PCLATH 18Ah
PCLATH 0Ah	PCLATH 8Ah	INTCON 10Bh	INTCON 18Bh
INTCON 0Bh	INTCON 8Bh	EEDATA 10Ch	EEDATA 18Ch
PIR1 0Ch	PIE1 8Ch	EEDATA 10Dh	EEDATA 18Dh
PIR2 0Dh	PIE2 8Dh	Reserved ^[2] 10Eh	Reserved ^[2] 18Eh
TMR1L 0Eh	PCON 8Eh	EEADRH 10Fh	EEADRH 18Fh
TMR1H 0Fh	8Fh	110h	190h
T1CON 10h	90h	111h	191h
TMR2 11h	SSPCON2 91h	112h	192h
T2CON 12h	PR2 92h	113h	193h
SSPBUF 13h	SSPADD 93h	114h	194h
SSPCON 14h	SSPSTAT 94h	115h	195h
CCPR1L 15h	95h	116h	196h
CCPR1H 16h	96h	117h	197h
CCP1ICON 17h	97h	118h	198h
RCSTA 18h	TXSTA 98h	119h	199h
TXREG 19h	SPBRG 99h	11Ah	19Ah
RCREG 1Ah	9Ah	11Bh	19Bh
CCPR2L 1Bh	9Bh	11Ch	19Ch
CCPR2H 1Ch	9Ch	11Dh	19Dh
CCP2ICON 1Dh	9Dh	11Eh	19Eh
ADRESH 1Eh	ADRESL 9Eh	11Fh	19Fh
ADC0N0 1Fh	ADC0N1 9Fh	120h	1A0h
General Purpose Register 96 Bytes	General Purpose Register 80 Bytes	General Purpose Register 80 Bytes	General Purpose Register 80 Bytes
Bank 0 7Fh	Bank 1 FFh	Bank 2 EFh	Bank 3 FFh
accesses 70h-7Fh	accesses 70h-7Fh	accesses 70h-7Fh	accesses 70h-7Fh

Données Registres

- 4 bancs
- SFR
Special File Register pour les périphériques
- GPR
General Purpose Reg pour les programmes
- certains registres adresses multiples

$$\begin{aligned} \$0 &= \$80 = \$100 = \$180 \\ \$70 &= \$F0 = \$170 = \$1F0 \end{aligned}$$

...

Mémoire

Assembleur à une adresse

Cas général d'une instruction (dit 3 adresses)
register_dest = operande1 OPER operande2

Pour le PIC

une des opérands est **W**

Le registre de destination est une des opérades

exemple MIPS :

add \$rd, \$rs, \$rt c.-à-d. \$rd = \$rs + \$rs (p.ex. add \$6,\$4,\$3)

en PIC (notez que la destination est à la fin) :

addwf 23,1 reg23 = reg23 + W

addwf 23,0 W = reg23 + W

Pour certaines instructions on n'a qu'une seule opérande

Assembleur

Table 29-1: Midrange Instruction Set

Mnemonic, Operands	Description	Cycles	14-Bit Instruction Word		Status Affected	Notes
			MSb	Lsb		
BYTE-ORIENTED FILE REGISTER OPERATIONS						
ADDWF f,d	Add W and f	1	00 0111	ffff ffff	C,DC,Z	1,2
ANDWF f,d	AND W with f	1	00 0101	ffff ffff	Z	1,2
CLRF f	Clear f	1	00 0001	ffff ffff	Z	2
CLRW -	Clear W	1	00 0001	0000 xxxx	Z	
COMF f,d	Complement f	1	00 1001	ffff ffff	Z	1,2
DECFSZ f,d	Decrement f, Skip if 0	1(2)	00 0011	ffff ffff	Z	1,2
INCF f,d	Increment f	1	00 1010	ffff ffff	Z	1,2
INCFSZ f,d	Increment f, Skip if 0	1(2)	00 1111	ffff ffff	Z	1,2,3
IORWF f,d	Inclusive OR W with f	1	00 0100	ffff ffff	Z	1,2
MOVF f,d	Move f	1	00 1000	ffff ffff	Z	1,2
MOVWF f	Move W to f	1	00 0000	ffff ffff	Z	1,2
NOP -	No Operation	1	00 0000	0000 0000		
RLF f,d	Rotate Left f through Carry	1	00 1101	ffff ffff	C	1,2
RRF f,d	Rotate Right f through Carry	1	00 1100	ffff ffff	C	1,2
SUBWF f,d	Subtract W from f	1	00 0010	ffff ffff	C,DC,Z	1,2
SWAPF f,d	Swap nibbles in f	1	00 1110	ffff ffff	Z	1,2
XORWF f,d	Exclusive OR W with f	1	00 0110	ffff ffff	Z	1,2
BIT-ORIENTED FILE REGISTER OPERATIONS						
BCF f,b	Bit Clear f	1	01 00bb	bfff ffff		1,2
BSF f,b	Bit Set f	1	01 01bb	ffff bfff		1,2
BTFSZ f,b	Bit Test f, Skip if Clear	1 (2)	01 10bb	ffff bfff		3
BTFSZ f,b	Bit Test f, Skip if Set	1 (2)	01 11bb	bfff ffff		3
LITERAL AND CONTROL OPERATIONS						
ADDLW K	Add literal and W	1	11 111x	kkkk kkkk	C,DC,Z	
ANDLW K	AND literal with W	1	11 1001	kkkk kkkk	Z	
CALL K	Call subroutine	2	10 0kkk	kkkk kkkk		
CLRWDAT	- Clear Watchdog Timer	1	00 0000	0110 0100	TOPD	
GOTO K	Go to address	2	10 1kkk	kkkk kkkk		
IORLW K	Inclusive OR literal with W	1	11 1000	kkkk kkkk	Z	
MOVlw K	Move literal to W	1	11 00xx	kkkk kkkk	Z	
RETFIE -	Return from interrupt	2	00 0000	0000 1001		
RETlw K	Return with literal in W	2	11 01xx	kkkk kkkk		
RETURN -	Return from Subroutine	2	00 0000	0000 1000		
SLEEP -	Go into standby mode	1	00 0000	0110 0011	TOPD	
SUBLW K	Subtract W from literal	1	11 110x	kkkk kkkk	C,DC,Z	
XORLW K	Exclusive OR literal with W	1	11 1010	kkkk kkkk	Z	

Instructions

Branchements (principe)

Comparaisons

goto adresse
branch_if cond operande1, operande2, adresse

Pour le PIC

goto *adresse* (ATTENTION l'adresse n'est pas complète)
skip_if_notcond
 goto *adresse*

exemple MIPS :

beg \$4,\$5,label

en PIC

movf	23,0
xorwf	22,0
btfsc	status,2
goto	label

Assembleur

Exercices pour comprendre

\$20 = 0

\$20 = 1

$$\$20 = \$20 + 1$$


$$\$20 = \$20 + \$21$$

$$\$20 = \$21 + \$22 + \$23$$

$$\$20 = \$21 - 2$$

$\$20 = \$20 - \$21$

Registre status



R = Readable bit **W** = Writable bit

U = Unimplemented bit, read as '0' - n = Value at power-on reset

Le registre status est modifié par la plupart des instructions

Assembleur

Branchements (exemples)

Égalité registre/registre et registre/immédiat

```
; si (REG1 == REG2) goto LAB
; beq REG1, REG2, LAB
    movf REG1, W
    xorwf REG2, W
    btfsc STATUS, Z
    goto LAB

; si (REG1 != REG2) goto LAB
; bne REG1, REG2, LAB
    movf REG1, W
    xorwf REG2, W
    btfsc STATUS, Z
    goto LAB

; si (REG == IMM) goto LAB
; beq REG, IMM, LAB
    movlw IMM
    xorwf REG, W
    btfsc STATUS, Z
    goto LAB

; si (REG1 != IMM) goto LAB
; bne REG1, IMM, LAB
    movlw IMM
    xorwf REG, W
    btfsc STATUS, Z
    goto LAB
```

Comparaisons registre/registre sur des nombres non signés

```
; si (REG1 < REG2) goto LAB
; blt REG1, REG2, LAB
    movf REG2, W
    subwf REG1, W
    btfss STATUS, C
    goto LAB

; si (REG1 > REG2) goto LAB
; bgt REG1, REG2, LAB
    movf REG1, W
    subwf REG2, W
    btfss STATUS, C
    goto LAB

; si (REG1 <= REG2) goto LAB
; ble REG1, REG2, LAB
    movf REG1, W
    subwf REG2, W
    btfsc STATUS, C
    goto LAB

; si (REG1 >= REG2) goto LAB
; bge REG1, REG2, LAB
    movf REG2, W
    subwf REG1, W
    btfsc STATUS, C
    goto LAB
```

GPIO principe

Les ports à usage général sont des entrées / sorties (GPIO)

Pour chaque broche, nous avons deux bits de commande

- 1 bit pour définir de sens : entrée (1), sortie (0)
- 1 bit pour lire la donnée (si entrée) ou l'écrire (si sortie)

Les registres de direction sont nommés TRISx

Les registres de données sont nommés PORTx

Par exemple :

TRISD / PORTD sur 8 bits

Exercices pour comprendre

\$20 = SOMME de 0 à 100

```
$21 = 100
$20 = 0
do $20 = $20 + $21
$21 = $21 - 1
Si $21 != 0 goto do
```

\$20 = PGCD (\$70, \$71)

```
goto L3
L0  si $70 > $71 goto L2
L1  $70 = $70 - $71
    goto L3
L2  $71 = $71 - $70
L3  si $70 != $71 goto L0
```

Directives assemeleur

p16f877.inc (extrait)

LIST <expression> [, <expression>] *	W	EQU H'0000'
n=nnn Sets the number of lines per page	F	EQU H'0001'
p= <symbol> Sets the current processor		
r= [oct dec hex] Sets the radix		
INCLUDE "p16f877.inc"	INDF	EQU H'0000'
déclaration des noms de registres	TMRO	EQU H'0001'
macro-définitions	PCL	EQU H'0002'
définition de fonctions	STATUS	EQU H'0003'
ORG <expression>	FSR	EQU H'0004'
définition de l'adresse à partir de laquelle	PORTA	EQU H'0005'
le programme va être placé.	PORTB	EQU H'0006'
<symbol> EQU <expression> (cf CONSTANT)	PORTC	EQU H'0007'
associe définitivement <expression> à <symbol>	C	EQU H'0000'
<symbol> SET <expression> (cf VARIABLE)	DC	EQU H'0001'
associe temporairement <expression> à <symbol>	Z	EQU H'0002'
__CONFIG <expression>	NOT_PD	EQU H'0003'
Définition du registre de configuration du pic	NOT_TO	EQU H'0004'
__CP_OFF : le code peut être relu	IRP	EQU H'0007'
__WDT_OFF: pas de timer watch dog	RPO	EQU H'0005'
END	RP1	EQU H'0006'
fin du programme		

Hello World !

```

list p=16f877 ; définit le processeur cible
include "p16f877.inc" ; déclaration des noms de registres

__CONFIG _CP_OFF & _WDT_OFF & _PWRTE_ON & _HS_OSC & _LVP_OFF

ORG 0

initialisation
    bcf STATUS,RP1 ; STATUS(RP1) <- 0
    bsf STATUS,RP0 ; STATUS(RP0) <- 1 permet de désigner le banc 1
    bcf TRISD,0 ; place le bit 0 du port D en sortie
    bcf STATUS,RP0 ; STATUS(RP0) <- 0 revient sur le banc 0


main
    movlw 1
    movwf PORTD ; met 1 sur le bit 0 sur port D
loop
    xorwf PORTD,f ; inverse la valeur du bit 0
    goto loop ; on boucle
END ; directive de fin de programme

```

programme

Outils de développement

- éditeur**
gvim-emacs-kate-gedit
- assembleur**
gpasm
- simulateur**
gpsim
- programmateur**
picprog
(ou un bootloader)



Langage assembleur macro

selon wikipedia:

[...] une **macro-définition** (*ici macro-instruction*) ou simplement **macro** est l'association d'un texte de remplacement à un identificateur, tel que l'identificateur est remplacé par le texte dans tout usage ultérieur. [...] on permet également le passage de paramètres syntaxiques. [...] l'opération de remplacement d'une macro-instruction par sa définition la **macro-expansion**.

Le langage assembleur PIC a beaucoup de directives et permet des macro-instructions très évoluées

```

variable BANK0 = 0x20 ; first free byte in bank0
variable BANK1 = 0xA0 ; first free byte in bank1
variable BANK2 = 0x110 ; first free byte in bank2
variable BANK3 = 0x190 ; first free byte in bank3
variable BANK4 = 0x70 ; first free byte in shared bank

CBLOCK BANK0
    _W0          ; working register
    _W1          ; working register
    _M1BAK       ; macro register backup
    _WBAK        ; W backup
    _PCLATHBAK  ; PCLATH backup
ENDC
variable BANK0 = _PCLATHBAK+1

CBLOCK BANK4
    _M1          ; macro register
    _STATUSBAK   ; STATUS backup
ENDC
variable BANK4 = _STATUSBAK+1

```

```

move  macro @r1,@r2 ; @r1 = @r2
      movf  @r2,w
      movwf @r1
endm

or   macro @r1,@r2,@r3 ; @r1 = @r2 | @r3
      movf  @r3,w
      iorwf @r2,w
      movwf @r1
endm

and  macro @r1,@r2,@r3 ; @r1 = @r2 & @r3
      movf  @r3,w
      if (@r1 != @r2)
          andwf @r2,w
          movwf @r1
      else
          andwf @r2,f
      endif
endm

```

Macro récursive

```

slf  macro reg ; Shift reg left
      clrc
      rlf reg,f
endm

```

; Scale W by "factor". Result in "reg", W unchanged.
scale macro reg, factor

```

if (factor == 1)
    movwf reg ; 1 X is easy
else
    scale reg, (factor / 2) ; W * (factor / 2)
    slf reg,f ; double reg
    if ((factor & 1) == 1) ; if lo-bit set ..
        addwf reg,f ; .. add W to reg
    endif
endif
endm

```

This recursive macro generates code to multiply W by a constant "factor", and stores the result in "reg".
So writing:

scale tmp,D'10'

is the same as writing:


```

movwf tmp ; tmp = W
clrc
rlf tmp,f ; tmp = 2 * W
clrc
rlf tmp,f ; tmp = 4 * W
addwf tmp,f ; tmp = (4*W)+W = 5* W
clrc
rlf tmp,f ; tmp = 10 * W

```

Codage des instructions


Figure 29-1: General Format for Instructions



**Il manque 2 bits pour adresser les registres 7 au lieu de 9
il manque 2 bits pour fabriquer les adresses d'instructions**


Calcul des opérandes

FIGURE 2-6: DIRECT/INDIRECT ADDRESSING



Note 1: For register file map detail, see Figure 2-3.

Assembleur



Programme


- 4 pages de programmes
 - Pile hardware pour les adresses
 - 2 adresses pour le traitement des événements matériels
 - reset
 - interruption

Mémoire

Calcul du PC

- Le PC est sur 13 bits
 - Les 8 bits de poids faible sont accessibles en lecture/écritures
 - Les 5 bits de poids fort sont accessible en écriture seule

Figure 6-2: Loading of PC In Different Situations



Note: PCLATH is never updated with the contents of PCH.

Courtesy Microchip Technology Inc.

Assembleur