

Les fonctions et les interruptions du PIC16F877

cours n°3
LI326

Nommage des registres

On a vu que les registres spéciaux (SFR) étaient associés à des symboles dans le fichier p16f877.inc grâce à la directive **EQU**

```
STATUS EQU H'03'
```

Pour les registres spéciaux, nous allons distinguer 2 cas:
Les registres n'ayant qu'une adresse

- BANK0 de 0x20 à 0x6F
- BANK1 de 0xA0 à 0xEF,
- BANK2 de 0x110 à 0x16F
- BANK3 de 0x190 à 0x1EF

Les registres partagés ayant 4 adresses (n'utilisent donc pas les bits RP0 et RP1)

- BANK4 de 0x70 à 0x7F
de 0xA0 à 0xFF
de 0x170 à 0x17F
de 0x1F0 à 0x1FF

Ces registres vont être utilisés pour le passage des paramètres aux fonctions parce qu'on n'a pas à se soucier de la valeur des bits RP0 RP1

File Name	File Name	File Name	File Name
Symbol	Symbol	Symbol	Symbol
OPTION_REG	OPTION_REG	OPTION_REG	OPTION_REG
STATUS	STATUS	STATUS	STATUS
WREG	WREG	WREG	WREG
FSR	FSR	FSR	FSR
FSR1H	FSR1H	FSR1H	FSR1H
FSR1L	FSR1L	FSR1L	FSR1L
FSR2H	FSR2H	FSR2H	FSR2H
FSR2L	FSR2L	FSR2L	FSR2L
FSR3H	FSR3H	FSR3H	FSR3H
FSR3L	FSR3L	FSR3L	FSR3L
FSR4H	FSR4H	FSR4H	FSR4H
FSR4L	FSR4L	FSR4L	FSR4L
FSR5H	FSR5H	FSR5H	FSR5H
FSR5L	FSR5L	FSR5L	FSR5L
FSR6H	FSR6H	FSR6H	FSR6H
FSR6L	FSR6L	FSR6L	FSR6L
FSR7H	FSR7H	FSR7H	FSR7H
FSR7L	FSR7L	FSR7L	FSR7L
FSR8H	FSR8H	FSR8H	FSR8H
FSR8L	FSR8L	FSR8L	FSR8L
FSR9H	FSR9H	FSR9H	FSR9H
FSR9L	FSR9L	FSR9L	FSR9L
FSR10H	FSR10H	FSR10H	FSR10H
FSR10L	FSR10L	FSR10L	FSR10L
FSR11H	FSR11H	FSR11H	FSR11H
FSR11L	FSR11L	FSR11L	FSR11L
FSR12H	FSR12H	FSR12H	FSR12H
FSR12L	FSR12L	FSR12L	FSR12L
FSR13H	FSR13H	FSR13H	FSR13H
FSR13L	FSR13L	FSR13L	FSR13L
FSR14H	FSR14H	FSR14H	FSR14H
FSR14L	FSR14L	FSR14L	FSR14L
FSR15H	FSR15H	FSR15H	FSR15H
FSR15L	FSR15L	FSR15L	FSR15L
FSR16H	FSR16H	FSR16H	FSR16H
FSR16L	FSR16L	FSR16L	FSR16L
FSR17H	FSR17H	FSR17H	FSR17H
FSR17L	FSR17L	FSR17L	FSR17L
FSR18H	FSR18H	FSR18H	FSR18H
FSR18L	FSR18L	FSR18L	FSR18L
FSR19H	FSR19H	FSR19H	FSR19H
FSR19L	FSR19L	FSR19L	FSR19L
FSR20H	FSR20H	FSR20H	FSR20H
FSR20L	FSR20L	FSR20L	FSR20L
FSR21H	FSR21H	FSR21H	FSR21H
FSR21L	FSR21L	FSR21L	FSR21L
FSR22H	FSR22H	FSR22H	FSR22H
FSR22L	FSR22L	FSR22L	FSR22L
FSR23H	FSR23H	FSR23H	FSR23H
FSR23L	FSR23L	FSR23L	FSR23L
FSR24H	FSR24H	FSR24H	FSR24H
FSR24L	FSR24L	FSR24L	FSR24L
FSR25H	FSR25H	FSR25H	FSR25H
FSR25L	FSR25L	FSR25L	FSR25L
FSR26H	FSR26H	FSR26H	FSR26H
FSR26L	FSR26L	FSR26L	FSR26L
FSR27H	FSR27H	FSR27H	FSR27H
FSR27L	FSR27L	FSR27L	FSR27L
FSR28H	FSR28H	FSR28H	FSR28H
FSR28L	FSR28L	FSR28L	FSR28L
FSR29H	FSR29H	FSR29H	FSR29H
FSR29L	FSR29L	FSR29L	FSR29L
FSR30H	FSR30H	FSR30H	FSR30H
FSR30L	FSR30L	FSR30L	FSR30L
FSR31H	FSR31H	FSR31H	FSR31H
FSR31L	FSR31L	FSR31L	FSR31L
FSR32H	FSR32H	FSR32H	FSR32H
FSR32L	FSR32L	FSR32L	FSR32L
FSR33H	FSR33H	FSR33H	FSR33H
FSR33L	FSR33L	FSR33L	FSR33L
FSR34H	FSR34H	FSR34H	FSR34H
FSR34L	FSR34L	FSR34L	FSR34L
FSR35H	FSR35H	FSR35H	FSR35H
FSR35L	FSR35L	FSR35L	FSR35L
FSR36H	FSR36H	FSR36H	FSR36H
FSR36L	FSR36L	FSR36L	FSR36L
FSR37H	FSR37H	FSR37H	FSR37H
FSR37L	FSR37L	FSR37L	FSR37L
FSR38H	FSR38H	FSR38H	FSR38H
FSR38L	FSR38L	FSR38L	FSR38L
FSR39H	FSR39H	FSR39H	FSR39H
FSR39L	FSR39L	FSR39L	FSR39L
FSR40H	FSR40H	FSR40H	FSR40H
FSR40L	FSR40L	FSR40L	FSR40L
FSR41H	FSR41H	FSR41H	FSR41H
FSR41L	FSR41L	FSR41L	FSR41L
FSR42H	FSR42H	FSR42H	FSR42H
FSR42L	FSR42L	FSR42L	FSR42L
FSR43H	FSR43H	FSR43H	FSR43H
FSR43L	FSR43L	FSR43L	FSR43L
FSR44H	FSR44H	FSR44H	FSR44H
FSR44L	FSR44L	FSR44L	FSR44L
FSR45H	FSR45H	FSR45H	FSR45H
FSR45L	FSR45L	FSR45L	FSR45L
FSR46H	FSR46H	FSR46H	FSR46H
FSR46L	FSR46L	FSR46L	FSR46L
FSR47H	FSR47H	FSR47H	FSR47H
FSR47L	FSR47L	FSR47L	FSR47L
FSR48H	FSR48H	FSR48H	FSR48H
FSR48L	FSR48L	FSR48L	FSR48L
FSR49H	FSR49H	FSR49H	FSR49H
FSR49L	FSR49L	FSR49L	FSR49L
FSR50H	FSR50H	FSR50H	FSR50H
FSR50L	FSR50L	FSR50L	FSR50L
FSR51H	FSR51H	FSR51H	FSR51H
FSR51L	FSR51L	FSR51L	FSR51L
FSR52H	FSR52H	FSR52H	FSR52H
FSR52L	FSR52L	FSR52L	FSR52L
FSR53H	FSR53H	FSR53H	FSR53H
FSR53L	FSR53L	FSR53L	FSR53L
FSR54H	FSR54H	FSR54H	FSR54H
FSR54L	FSR54L	FSR54L	FSR54L
FSR55H	FSR55H	FSR55H	FSR55H
FSR55L	FSR55L	FSR55L	FSR55L
FSR56H	FSR56H	FSR56H	FSR56H
FSR56L	FSR56L	FSR56L	FSR56L
FSR57H	FSR57H	FSR57H	FSR57H
FSR57L	FSR57L	FSR57L	FSR57L
FSR58H	FSR58H	FSR58H	FSR58H
FSR58L	FSR58L	FSR58L	FSR58L
FSR59H	FSR59H	FSR59H	FSR59H
FSR59L	FSR59L	FSR59L	FSR59L
FSR60H	FSR60H	FSR60H	FSR60H
FSR60L	FSR60L	FSR60L	FSR60L
FSR61H	FSR61H	FSR61H	FSR61H
FSR61L	FSR61L	FSR61L	FSR61L
FSR62H	FSR62H	FSR62H	FSR62H
FSR62L	FSR62L	FSR62L	FSR62L
FSR63H	FSR63H	FSR63H	FSR63H
FSR63L	FSR63L	FSR63L	FSR63L
FSR64H	FSR64H	FSR64H	FSR64H
FSR64L	FSR64L	FSR64L	FSR64L
FSR65H	FSR65H	FSR65H	FSR65H
FSR65L	FSR65L	FSR65L	FSR65L
FSR66H	FSR66H	FSR66H	FSR66H
FSR66L	FSR66L	FSR66L	FSR66L
FSR67H	FSR67H	FSR67H	FSR67H
FSR67L	FSR67L	FSR67L	FSR67L
FSR68H	FSR68H	FSR68H	FSR68H
FSR68L	FSR68L	FSR68L	FSR68L
FSR69H	FSR69H	FSR69H	FSR69H
FSR69L	FSR69L	FSR69L	FSR69L
FSR70H	FSR70H	FSR70H	FSR70H
FSR70L	FSR70L	FSR70L	FSR70L
FSR71H	FSR71H	FSR71H	FSR71H
FSR71L	FSR71L	FSR71L	FSR71L
FSR72H	FSR72H	FSR72H	FSR72H
FSR72L	FSR72L	FSR72L	FSR72L
FSR73H	FSR73H	FSR73H	FSR73H
FSR73L	FSR73L	FSR73L	FSR73L
FSR74H	FSR74H	FSR74H	FSR74H
FSR74L	FSR74L	FSR74L	FSR74L
FSR75H	FSR75H	FSR75H	FSR75H
FSR75L	FSR75L	FSR75L	FSR75L
FSR76H	FSR76H	FSR76H	FSR76H
FSR76L	FSR76L	FSR76L	FSR76L
FSR77H	FSR77H	FSR77H	FSR77H
FSR77L	FSR77L	FSR77L	FSR77L
FSR78H	FSR78H	FSR78H	FSR78H
FSR78L	FSR78L	FSR78L	FSR78L
FSR79H	FSR79H	FSR79H	FSR79H
FSR79L	FSR79L	FSR79L	FSR79L
FSR80H	FSR80H	FSR80H	FSR80H
FSR80L	FSR80L	FSR80L	FSR80L
FSR81H	FSR81H	FSR81H	FSR81H
FSR81L	FSR81L	FSR81L	FSR81L
FSR82H	FSR82H	FSR82H	FSR82H
FSR82L	FSR82L	FSR82L	FSR82L
FSR83H	FSR83H	FSR83H	FSR83H
FSR83L	FSR83L	FSR83L	FSR83L
FSR84H	FSR84H	FSR84H	FSR84H
FSR84L	FSR84L	FSR84L	FSR84L
FSR85H	FSR85H	FSR85H	FSR85H
FSR85L	FSR85L	FSR85L	FSR85L
FSR86H	FSR86H	FSR86H	FSR86H
FSR86L	FSR86L	FSR86L	FSR86L
FSR87H	FSR87H	FSR87H	FSR87H
FSR87L	FSR87L	FSR87L	FSR87L
FSR88H	FSR88H	FSR88H	FSR88H
FSR88L	FSR88L	FSR88L	FSR88L
FSR89H	FSR89H	FSR89H	FSR89H
FSR89L	FSR89L	FSR89L	FSR89L
FSR90H	FSR90H	FSR90H	FSR90H
FSR90L	FSR90L	FSR90L	FSR90L
FSR91H	FSR91H	FSR91H	FSR91H
FSR91L	FSR91L	FSR91L	FSR91L
FSR92H	FSR92H	FSR92H	FSR92H
FSR92L	FSR92L	FSR92L	FSR92L
FSR93H	FSR93H	FSR93H	FSR93H
FSR93L	FSR93L	FSR93L	FSR93L
FSR94H	FSR94H	FSR94H	FSR94H
FSR94L	FSR94L	FSR94L	FSR94L
FSR95H	FSR95H	FSR95H	FSR95H
FSR95L	FSR95L	FSR95L	FSR95L
FSR96H	FSR96H	FSR96H	FSR96H
FSR96L	FSR96L	FSR96L	FSR96L
FSR97H	FSR97H	FSR97H	FSR97H
FSR97L	FSR97L	FSR97L	FSR97L
FSR98H	FSR98H	FSR98H	FSR98H
FSR98L	FSR98L	FSR98L	FSR98L
FSR99H	FSR99H	FSR99H	FSR99H
FSR99L	FSR99L	FSR99L	FSR99L
FSR100H	FSR100H	FSR100H	FSR100H
FSR100L	FSR100L	FSR100L	FSR100L
FSR101H	FSR101H	FSR101H	FSR101H
FSR101L	FSR101L	FSR101L	FSR101L
FSR102H	FSR102H	FSR102H	FSR102H
FSR102L	FSR102L	FSR102L	FSR102L
FSR103H	FSR103H	FSR103H	FSR103H
FSR103L	FSR103L	FSR103L	FSR103L
FSR104H	FSR104H	FSR104H	FSR104H
FSR104L	FSR104L	FSR104L	FSR104L
FSR105H	FSR105H	FSR105H	FSR105H
FSR105L	FSR105L	FSR105L	FSR105L
FSR106H	FSR106H	FSR106H	FSR106H
FSR106L	FSR106L	FSR106L	FSR106L
FSR107H	FSR107H	FSR107H	FSR107H
FSR107L	FSR107L	FSR107L	FSR107L
FSR108H	FSR108H	FSR108H	FSR108H
FSR108L	FSR108L	FSR108L	FSR108L
FSR109H	FSR109H	FSR109H	FSR109H
FSR109L	FSR109L	FSR109L	FSR109L
FSR110H	FSR110H	FSR110H	FSR110H
FSR110L	FSR110L	FSR110L	FSR110L
FSR111H	FSR111H	FSR111H	FSR111H
FSR111L	FSR111L	FSR111L	FSR111L
FSR112H	FSR112H	FSR112H	FSR112H
FSR112L	FSR112L	FSR112L	FSR112L
FSR113H	FSR113H	FSR113H	FSR113H
FSR113L	FSR113L	FSR113L	FSR113L
FSR114H	FSR114H	FSR114H	FSR114H
FSR114L	FSR114L	FSR114L	FSR114L
FSR115H	FSR115H	FSR115H	FSR115H
FSR115L	FSR115L	FSR115L	FSR115L
FSR116H	FSR116H	FSR116H	FSR116H
FSR116L	FSR116L	FSR116L	FSR116L
FSR117H	FSR117H	FSR117H	FSR117H
FSR117L	FSR117L	FSR117L	FSR117L
FSR118H	FSR118H	FSR118H	FSR118H
FSR118L	FSR118L	FSR118L	FSR118L
FSR119H	FSR119H	FSR119H	FSR119H
FSR119L	FSR119L	FSR119L	FSR119L
FSR120H	FSR120H	FSR120H	FSR120H
FSR120L	FSR120L	FSR120L	FSR120L
FSR121H	FSR121H	FSR121H	FSR121H
FSR121L	FSR121L	FSR121L	FSR121L
FSR122H	FSR122H	FSR122H	FSR122H
FSR122L	FSR122L	FSR122L	FSR122L
FSR123H	FSR123H	FSR123H	FSR123H
FSR123L	FSR123L	FSR123L	FSR123L
FSR124H	FSR124H	FSR124H	FSR124H
FSR124L	FSR124L	FSR124L	FSR124L
FSR125H	FSR125H	FSR125H	FSR125H
FSR125L	FSR125L	FSR125L	FSR125L
FSR126H	FSR126H</		

Illustration sur un exemple

La moyenne de deux nombres

```
char moy (char a0, char a1) {
    return (a0+a1) / 2;
}
```

On suppose que les registres a0 et a1 ont été remplis avec les arguments.

Le résultat sera mis dans a0

```
f_moy:  movf  a1,w
        addwf a0,f
        bcf  STATUS,c
        rrf  a0,f
        return
```

Pour l'usage si on veut faire la moyenne de v0 et v1 dans v2 deux registres du BANK1

```
CBLOCK BANK1
    v0
    v1
    v2
ENDC
variable BANK1=v1+1
```

```
; v2 = moy(v0,v1)
```

```
movf  v0,w
movwf a0
movf  v1,w
movwf a1
call  f_moy
movf  a0,w
movwf v2
```

Pour améliorer la lisibilité on peut gérer le passage des arguments par macro.

```
moy macro @d, @s0, @s1
    movf  @s0,w
    movwf a0
    movf  @s1,w
    movwf a1
    call  f_moy
    movf  a0,w
    movwf @d
endm
```

Ainsi on écrit

```
moy v2, v1, v0
```

Exercice pour comprendre

Ecrire la fonction qui fait un décalage à gauche paramétrable encapsulé dans une macro de telle sorte que nous aurons le prototype suivant:

```
sllv r2, r1, r0 ; r2 = r1 << r0 (r2, r1, r0 sont des registres quelconque)
```


```
sllv macro @d, @s1, @s0 ; f_sllv ; a0 = a1 << a0
```

Qu'est-ce qu'une interruption

Une interruption est une demande d'un périphérique matériel de traitement d'un événement par le processeur.

- Le programme normal est interrompu
- L'état du processeur est sauvegardé
- Le traitement de l'interruption est effectué
- L'état du processeur est restauré
- Le programme normal est répris

Le périphérique a "volé" des cycles au programme normal



Acquittement d'une interruption


- Le programme normal n'est pas toujours interruptible. Il peut être en train de modifier l'état de ses données et demander au processeur de différer le traitement des interruptions.
- Un périphérique doit maintenir sa ligne d'interruption jusqu'à ce que le traitement demandé soit réalisé.
- Le processeur peut "masquer" ses lignes d'interruptions.
- Lors du traitement d'une interruption, il faut acquitter l'interruption en écrivant dans le périphérique pour lui demander de "baisser" sa ligne.

Routine d'interruption : ISR

- Le traitement d'une interruption est effectué par une ISR Interrupt Service Routine.
- En général, on a autant d'ISR que de type d'interruption.
- Un périphérique peut produire plusieurs types d'interruption. par exemple: le terminal peut lever une interruption si une touche est tapé au clavier et une interruption si l'écran attend un nouveau caractère à afficher.
- En général, l'objectif d'une ISR est de lire ou d'écrire des donnée dans le périphérique concerné, puis d'acquitter l'interruption pour que le périphérique baisse la ligne.

Cas du p16f877 : Vecteurs

- Le vecteur d'interruption est : 4 pour les interruptions normales
- Le vecteur du reset est 0 Le reset peut être considéré comme une interruption non masquable.
- L'adresse de retour est copié dans la pile des adresses.




Gestionnaire d'interruption

- Le morceau de programme qui gère le déroutement du programme normal vers les routines ISR se nomme: gestionnaire d'interruption (interrupt handler).
- Le gestionnaire fait 4 choses.
 1. Il sauve le contexte pour ne pas perturber le programme interrompu (il ne doit se rendre compte de rien)
 2. Il analyse la cause d'interruption pour choisir la bonne ISR
 3. Il appelle l'ISR
 4. Il restaure le contexte
- L'exécution du gestionnaire est toujours faite avec les interruptions masquées.
- L'adresse du gestionnaire est nommé vecteur d'interruption

Cas du p16f877 : Sources

Le p16f877 dispose de 14 sources d'interruptions.




T0	Timer 0
INT	Broche d'interruption
RB	Changement d'état des broches
EE	EEProm
PSP	Port parallèle
AD	Convertisseurs analogique
RC	Entrée série
TX	Sortie série
SSP	I2C / SPI
CCP	Capture 1
TMR2	Timer 2
TMR1	Timer 1
CCP2	Capture 2
BCL	Collision de bus

Pour chaque source, il y a 2 bits de contrôle : IF et IE Il y a 2 masques globaux : GIE et PIEE

Cas du p16f877 : Source du reset

4 sources de reset qui peuvent se gérer comme les interruptions mais on ne va pas écrire de gestionnaire de reset en TME



Cas du p16f877 : Registres de contrôle

File Address	File Address	File Address	File Address
Indirect addr.(*) 00h	Indirect addr.(*) 80h	Indirect addr.(*) 100h	Indirect addr.(*) 180h
TMR0 01h	OPTION_REG 81h	TMR0 101h	OPTION_REG 181h
PCL 02h	PCL 82h	PCL 102h	PCL 182h
STATUS 03h	STATUS 83h	STATUS 103h	STATUS 183h
FSR 04h	FSR 84h	FSR 104h	FSR 184h
PORTA 05h	TRISA 85h	PORTB 105h	TRISB 185h
PORTB 06h	TRISB 86h	PORTC 106h	TRISC 186h
PORTC 07h	TRISC 87h	PORTD(1) 107h	TRISD 187h
PORTD(1) 08h	TRISD(1) 88h	ORTE(1) 108h	TRISE(1) 188h
ORTE(1) 09h	TRISE(1) 89h	PCLATH 109h	PCLATH 189h
PCLATH 0Ah	PCLATH 8Ah	PCLATH 10Ah	PCLATH 18Ah
INTCON 0Bh	INTCON 8Bh	INTCON 10Bh	INTCON 18Bh
PIR1 0Ch	PIE1 8Ch	EEDATA 10Ch	ECON1 18Ch
PIR2 0Dh	PIE2 8Dh	EEDADR 10Dh	ECON2 18Dh
TMR1L 0Eh	PCON 8Eh	EEDATH 10Eh	Reserved#2 18Eh
TMR1H 0Fh	PCON 8Fh	EEDADRH 10Fh	Reserved#2 18Fh
T1CON 10h			
TMR2 11h	SSPCON2 91h		
T2CON 12h	PR2 92h		
SSPBUF 13h	SSPADD 93h		
SSPCON 14h	SSPSTAT 94h		
CCP1L 15h			
CCP1H 16h			
CCP1CON 17h			
RCSTA 18h	TXSTA 98h		
TXREG 19h	SPBRG 99h		
RCREG 1Ah			
CCP2L 1Bh			
CCP2H 1Ch			
CCP2CON 1Dh			
ADRESH 1Eh	ADRESL 9Eh		
ADCON0 1Fh	ADCON1 9Fh		
General Purpose Register 96 Bytes	General Purpose Register 80 Bytes	General Purpose Register 80 Bytes	General Purpose Register 80 Bytes
Bank 0 7Fh	Bank 1 EFh	Bank 2 16Fh	Bank 3 1EFh
	accesses 70h-7Fh	accesses 170h	accesses 70h-7Fh
	FFh	17Fh	1FFh

Sauvegarde et restauration

Les registres à sauver au minimum sont :

- W, STATUS et PCLATH : obligatoire
- FSR : optionnel

```

MOVWF W_TEMP ;Copy W to TEMP register
SWAPF STATUS,W ;Swap status to be saved into W
CLRf STATUS ;bank 0, regardless of current bank, Clears IRP,RP1,RP0
MOVWF STATUS_TEMP ;Save status to bank zero STATUS_TEMP register
MOVf PCLATH, W ;Only required if using pages 1, 2 and/or 3
MOVWF PCLATH_TEMP ;Save PCLATH into W
CLRf PCLATH ;Page zero, regardless of current page
:
: (ISR) ; (Insert user code here)
:
MOVf PCLATH_TEMP, W ;Restore PCLATH
MOVWF PCLATH ;Move W into PCLATH
SWAPF STATUS_TEMP,W ;Swap STATUS_TEMP register into W
; (sets bank to original state)
MOVWF STATUS ;Move W into STATUS register
SWAPF W_TEMP,F ;Swap W_TEMP
SWAPF W_TEMP,W ;Swap W_TEMP into W
    
```

- La sortie du gestionnaire est : retfie

Analyse de la cause

- L'analyse de la cause consiste à lire les drapeaux non masqués des périphériques susceptibles de lever une interruption et d'appeler les ISR correspondantes.
- Le plus simple est que les ISR soient interruptibles donc courtes.
- L'ISR doit toujours acquitter l'interruption en : baissant le drapeau ou en utilisant le périphérique
- On peut ne tester qu'une seule cause en faisant l'hypothèse que les interruptions sont courtes et ne sont pas simultanées généralement.
- Les ISR doivent utiliser des registres propres pour ne pas écraser des données du programme interrompu.

Routine d'interruption : ISR

- La durée d'une ISR doit être bornée puisque non interruptible.
- L'acquittement de l'interruption dépend du périphérique:
 - pour le timer 0, il faut mettre le bit T0IF à 0.
 - pour l'entrée du port série, il faut lire la donnée reçue.
- L'échange avec le programme principal se fait par des canaux de communications simples constitués de :
 - un buffer : ça peut être un registre ou plusieurs
 - un drapeau : un bit dans un registre réservé pour ça
- Les canaux de communications sont nommés des événements

Echanges par événement

- Les événements sont un couple drapeau + buffer
 - Le drapeau permet de connaître l'état du buffer:
p.ex. 0/1 (vide/plein)
 - Le buffer permet de transporter de l'information
- Un événement permet à deux *"tâches"* de communiquer:
ici les tâches sont: les ISR et le programme principale main.
- L'état du drapeau permet de savoir qui a le droit d'utiliser le buffer entre l'ISR et le main.

Exemple d'échange : sortie écran

- On suppose que l'on a un périphérique de sortie fonctionnant de la manière suivante:
 - on l'initialise pour définir, par exemple, le débit.
 - on dispose d'un registre de sortie tel qu'une écriture dans ce registre provoque l'émission de la donnée écrite à faible débit.
 - Une interruption est levée lorsque le registre d'échange est vide.
- On veut envoyer un message complet:
 - on réserve un buffer de 16 caractères (p.ex.)
 - on réserve une variable index qui indique le n° du caractère à envoyer
 - on réserve un bit drapeau initialisé à 0

- BUFFER[16]
- INDEX
- FLAG

Exemple d'échange : sortie écran

Le périphérique écran est contrôlé grâce à 3 registres

- IE_ecran
- IF_ecran
- data_ecran

main

```
tant que (FLAG !=0);  
copy (BUFFER, "hello");  
INDEX = 0;  
DEMASQUER IE_ecran ;  
FLAG = 1;
```

isr

```
c = BUFFER[INDEX] ;  
si c == 0 alors  
    MASQUER IE_ecran ;  
    FLAG = 0;  
sinon  
    INDEX++ ;  
    data_ecran = c ;  
fsi
```

On suppose que l'écriture dans data_ecran acquitte IF_ecran

Forme général du programme

Nous allons vous proposer une forme général pour les programmes qui vous guidera pour l'ensemble de TME

```
org 0
goto init

org 4
SAVE_CONTEXT
ANALYSE_CAUSE
    call isr1
REST_CONTEXT
retfie

init
PROGRAM_PERIPH
DEMASQUE_PERIPH
bsf    INTCON, PEIE
bsf    INTCON, GIE
goto main

isr1
    TRAITEMENT
    ACQUITEMENT
    return

isr2
    TRAITEMENT
    ACQUITEMENT
    return

main
    BOUCLE_SANS_FIN
```

Echange avec ou sans perte

- L'échange décrit dans l'exemple est un échange sans perte. Toutes les données écrites par le main (l'écrivain du buffer) sont envoyées par l'ISR (le lecteur du buffer).
- On peut aussi décrire un échange à perte, il suffit que l'écrivain ne tiennent pas compte de l'état du drapeau pour remplir le buffer.
- C'est utilisé lorsque les données à écrire ont une durée de validité limitée

un parfum de multi-tâches

Le programme principal peut être décrit comme une super-boucle qui appelle à tour de rôle des tâches. Chaque tâche traite un événement.

```
main
    call tache1
    call tache2
    ....
    call tache3
    goto main

tache1
    si drapeau event1 != 1
        return
    usage du buffer
    drapeau event1 = 0
    return
```

Cas particulier du timer

- Les tâches d'un micro-contrôleur sont souvent contrôlées par le temps. Par exemple il faut lire les boutons toutes les 20ms ou prendre la température toutes les minutes...
- On peut utiliser un timer qui va être programmer pour définir une base de temps périodique (p. ex. 10ms) et programmer des timers multiples de cette période dans l'ISR du timer.
- Pour chaque période dérivée, il y aura un drapeau. Ce drapeau est levé par l'ISR du timer et baissé par la tâche en attente de la période.