54 | | * Le composant ''fifo_lcd_master'' est chargé de générer aléatoirement les deux opérandes |
| 55 | [[Image( )]] |
| 56 | |
| 57 | * Dans l'état '''READ_OPA''' (resp. '''READ_OPB'''), on écrit dans le registre ''r_opa'' (resp ''r_opb'') la valeur ''p_in.data'' |
| 58 | lue sur le port FIFO d'entrée ''p_in.data''. On ne sort de cet état que si la donnée est valide (condition ''p_in.rok'' = true). |
| 59 | * Dans l'état '''WRITE_RES''', on écrit le contenu du registre ''r_opa'' sur le port FIFO de sortie ''p_out.data''. On ne sort de cet état que si la donnée est acceptée (condition ''p_out.wok"" = true). |
| 60 | * Dans l'état COMPARE, on effectue la comparaison entre les contenus des registres ''r_opa'' et ''r_opb''. On n'écrit pas dans les registres ''r_opa'' et ''r_opb'', mais conditions de sortie dépendent du résultatde la comparaison. |
| 61 | * Dans l'état DECR_A''' (resp. '''DECR_B'''), on écrit le dans le registre ''r_opa'' (resp. 'r_opb''). On ne reste qu'un cycle dans les états DECR_A et DECR_B, puisque cette opération ne dépend d'aucune condition extérieure. |
| 62 | |
| 63 | == 1.3 Composant ''fifo_lcd_master == |
| 64 | |
| 65 | Ce composant matériel est chargé de générer aléatoirement les deux opérandes |