Changes between Version 23 and Version 24 of SoclibCourseTp3

Timestamp:

Sep 26, 2009, 12:39:49 PM (15 years ago)

Author:

alain

Comment:

--

SoclibCourseTp3

@@ -23 +23 @@
 [[Image(soclib_tp3_archi.png)]]
 
- * '''xcache''' est un processeur MIPS32 avec ses caches L1. On utilise le composant ''!VciXcacheWrapper''.
- * '''rom''' est une mémoire non inscriptible contenant le code de boot. On utilise le composant ''!VciSimpleRam''.
- * '''ram''' est une mémoire inscriptible contenant le code et les données. On utilise également un composant ''!VciSimpleRam''.
- * '''tty''' est un périphérique adressable de type écran/clavier. On utilise le composant ''!VciMultiTty''.
+ * '''xcache''' est un processeur MIPS32 avec ses caches L1. On utilise le composant ''!VciXcacheWrapper'', qui est un contrôleur de cache à interface VCI.  Ce composant générique encapsule un composant ''!Mips32Iss'', qui modélise un coeur de processeur MIPS32.
+ * '''rom''' est une mémoire non inscriptible à interface VCI contenant le code de boot. On utilise le composant ''!VciSimpleRam''.
+ * '''ram''' est une mémoire inscriptible à interface VCI contenant le code et les données. On utilise également un composant ''!VciSimpleRam''.
+ * '''tty''' est un périphérique adressable de type écran/clavier à interface VCI. On utilise le composant ''!VciMultiTty''.
  * '''lcd''' est le coprocesseur cible réalisant le calcul du PGCD. On utilise évidemment le composant ''!VciLcdCoprocessor''.
  * '''vgsb''' est le bus système déjà utilsé dans le TP2. On utilise le composant ''!VciVgsb''.