Changes between Version 66 and Version 67 of SoclibCourseTp3


Ignore:
Timestamp:
Jan 9, 2011, 6:26:44 PM (15 years ago)
Author:
alain
Comment:

--

Legend:

Unmodified
Added
Removed
Modified

  • SoclibCourseTp3

    v66 v67  
    2323[[Image(soclib_tp3_archi.png)]]
    2424
    25  * '''xcache''' est un processeur Mips32 avec ses caches L1. On utilise le composant `VciXcacheWrapper`, qui est un contrôleur de cache à interface VCI.
    26  * '''rom''' est une mémoire non inscriptible à interface VCI contenant le code de boot. On utilise le composant `VciSimpleRam`.
    27  * '''ram''' est une mémoire inscriptible à interface VCI contenant le code et les données. On utilise également un composant `VciSimpleRam`.
    28  * '''tty''' est un périphérique adressable de type écran/clavier à interface VCI. On utilise le composant `VciMultiTty`.
     25 * '''xcache''' est un processeur Mips32 avec ses caches L1. On utilise le composant !VciXcacheWrapper, qui est un contrôleur de cache à interface VCI.
     26 * '''rom''' est une mémoire non inscriptible à interface VCI contenant le code de boot. On utilise le composant !VciSimpleRam.
     27 * '''ram''' est une mémoire inscriptible à interface VCI contenant le code et les données. On utilise également un composant !VciSimpleRam.
     28 * '''tty''' est un périphérique adressable de type écran/clavier à interface VCI. On utilise le composant !VciMultiTty.
    2929 * '''gcd''' est le coprocesseur cible réalisant le calcul du PGCD déjà utilisé dans le TP2.
    3030 * '''vgsb''' est le bus système déjà utilisé dans le TP2.
    … …  
    3333Ils vous sont fournis, et vous n'aurez pas à les re-écrire vous-même.
    3434
    35 Le composant '''VciXcacheWrapper''' peut encapsuler différents processeurs RISC 32 bits. Le coeur du processeur est modélisé par un ISS (Instruction Set Simulator).
     35Le composant '''!VciXcacheWrapper''' peut encapsuler différents processeurs RISC 32 bits. Le coeur du processeur est modélisé par un ISS (Instruction Set Simulator).
    3636Le type du proceseur instancié (MIP32, ARM, SPARCV8, PPC405, NIOS, !MicroBlaze, etc.) est défini par un paramètre template du composant `VciXcacheWrapper`.
    3737Consultez la documentation [https://www.soclib.fr/trac/dev/wiki/Component/VciXcacheWrapper ici].