Changes between Version 66 and Version 67 of SoclibCourseTp3
- Timestamp:
- Jan 9, 2011, 6:26:44 PM (13 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
SoclibCourseTp3
v66 v67 23 23 [[Image(soclib_tp3_archi.png)]] 24 24 25 * '''xcache''' est un processeur Mips32 avec ses caches L1. On utilise le composant `VciXcacheWrapper`, qui est un contrôleur de cache à interface VCI.26 * '''rom''' est une mémoire non inscriptible à interface VCI contenant le code de boot. On utilise le composant `VciSimpleRam`.27 * '''ram''' est une mémoire inscriptible à interface VCI contenant le code et les données. On utilise également un composant `VciSimpleRam`.28 * '''tty''' est un périphérique adressable de type écran/clavier à interface VCI. On utilise le composant `VciMultiTty`.25 * '''xcache''' est un processeur Mips32 avec ses caches L1. On utilise le composant !VciXcacheWrapper, qui est un contrôleur de cache à interface VCI. 26 * '''rom''' est une mémoire non inscriptible à interface VCI contenant le code de boot. On utilise le composant !VciSimpleRam. 27 * '''ram''' est une mémoire inscriptible à interface VCI contenant le code et les données. On utilise également un composant !VciSimpleRam. 28 * '''tty''' est un périphérique adressable de type écran/clavier à interface VCI. On utilise le composant !VciMultiTty. 29 29 * '''gcd''' est le coprocesseur cible réalisant le calcul du PGCD déjà utilisé dans le TP2. 30 30 * '''vgsb''' est le bus système déjà utilisé dans le TP2. … … 33 33 Ils vous sont fournis, et vous n'aurez pas à les re-écrire vous-même. 34 34 35 Le composant ''' VciXcacheWrapper''' peut encapsuler différents processeurs RISC 32 bits. Le coeur du processeur est modélisé par un ISS (Instruction Set Simulator).35 Le composant '''!VciXcacheWrapper''' peut encapsuler différents processeurs RISC 32 bits. Le coeur du processeur est modélisé par un ISS (Instruction Set Simulator). 36 36 Le type du proceseur instancié (MIP32, ARM, SPARCV8, PPC405, NIOS, !MicroBlaze, etc.) est défini par un paramètre template du composant `VciXcacheWrapper`. 37 37 Consultez la documentation [https://www.soclib.fr/trac/dev/wiki/Component/VciXcacheWrapper ici].