TP4 : Architectures complexes : SoCLib-CC

1 Objectif

Le but de ce quatrième TP est double : D'une part on souhaite modéliser des architectures plus complexes utilisant deux niveaux d'interconnexion. D'autre part on va introduire l'outil SoCLib-CC.

2 SoCLib-CC

Bien que l'architecture matérielle modélisée dans le TP3 soit très simple (un seul processeur et 4 cibles), il a fallu compiler une cinquantaine de fichiers source (.cpp) et un nombre encore plus grans de fichiers d'en-tête (.h) pour générer le simulateur.

Tous ces fichiers proviennent du serveur WEB SoCLib, qui contient lui-même un serveur SVN permettant d'archiver les différents modèles de simulation. Ce serveur SVN fournit un service de gestion de versions et supporte le développement coopératif de la plate-forme. Il permet de stocker les fichiers sources dans une structure hiérarchique arborescente, bien adaptée à une approche de compilation séparée, mais l'exploitation de cette structure pose (au moins) deux problèmes :

• Il faut dentifier et localiser tous les fichiers nécessaires à générer le simulateur d'une architecture particulière. Les archives qui vous a été fournie pour les trois premiers TPs rassemblaient dans un seul répertoire tous les fichiers nécessaires, ainsi que le Makefile associé. Mais dans le cas général, cete identification des fichiers nécessaires à la compilation est un travail non négligeable, à cause des dépendances entre composants logiciels (le fichier A fait référence à des objets définis dans le fichier B, qui lui-même fait appel au fichier C, etc.). De ce fait, la construction du Makefile est généralement un exercice complexe.

• Par ailleurs, la plupart des modèles ont des paramètres templates (puisque la plupart des composants ont des interfaces VCI, et que les largeurs des champs VCI sont paramètrables). Pour chaque composant possédant un (ou plusieurs) paramètre(s) template, il faut donc modifier le fichier .cpp pour préciser la valeur des paramètres template avant de lancer la compilation de ce composant (on dit qu'on instancie les paramètres template). Vous avez fait ce travail dans le TP2, et c'est un travail très fastidieux dès que les architectures modélisées deviennent complexes.

La chaîne de compilation SoCLib-CC a pour but de résoudre ces deux problèmes dans le cas général, en automatisant la recherche des dépendances, l'instanciation des paramètres templates, et la génération du Makefile. Pour permettre cette automatisation, tout composant logiciel de SoCLib doit être accompagné d'un fichier de métadata (fichier possédant le suffixe .sd) qui contient les informations suivantes:

• le nom de la classe C++
• les paramètres templates associés, avec leurs types et les valeurs par défaut
• les chemins d'accès aux fichiers d'en-tête (.h) et d'implémentation (.cpp)
• la liste des ports d(interface du composant
• la liste des dépendances vers d'autres composants
• les paramètres du constructeur, avec leurs types

Ce fichier est écrit en langage Python, et on trouvera ci-dessous, à titre d'exemple ,le fichier de metadata associé au composant vci_simple_ram:

# -*- python -*-
	
__id__ = "$Id$"
__version__ = "$Revision$"
	
Module('caba:vci_simple_ram',
        classname = 'soclib::caba::VciSimpleRam',
	tmpl_parameters = [parameter.Module('vci_param',  default = 'caba:vci_param')],
        header_files = ['../source/include/vci_simple_ram.h',],
        implementation_files = ['../source/src/vci_simple_ram.cpp'],
        ports = [
	          Port('caba:vci_target', 'p_vci'),
                  Port('caba:bit_in', 'p_resetn', auto = 'resetn')      
                  Port('caba:clock_in', 'p_clk', auto = 'clock')],
        uses = [
                  Uses('caba:base_module'),
	          Uses('common:linked_access_buffer',
                             addr_t = parameter.StringExt('sc_dt::sc_uint<%d>', parameter.Reference('addr_size')),
                             id_t = parameter.StringExt('sc_dt::sc_uint<%d>', parameter.Reference('srcid_size'))),
                  Uses('common:loader'),
                  Uses('common:mapping_table',],
        instance_parameters = [
                  parameter.IntTab('ident'),
                  parameter.Module('mt', 'common:mapping_table', auto='env:mapping_table'),
                  parameter.Module('loader', 'common:loader', auto='env:loader'),
                  parameter.Int('latency')],
        extensions = [
                  'dsx:addressable=ident',
                  'dsx:get_ident=ident:p_vci',
                  'dsx:mapping_type=memory'],
)

3 Architectures Clusterisées

Nous appellerons architecture clusterisée une architecture dans laquelle on utilise un double système d'index pour repérer les initiateurs et les cibles VCI. Un cluster est un sous-système regroupant généralement plusieurs initiateurs et plusieurs cibles VCI, communiquant entre eux par un interconnect local (bus ou crossbar). Chaque composant est donc repèré par un couple (cluster_index, local_index).

L'espace d'adressage reste partatgé par tous les composants du système (quel que soit leur cluster), et n'importe quel initiateur peut directement adresser n'importe quelle cible. Si l'initiateur et la cible n'appartiennent pas au même cluster, les paquets VCI (commande et réponse) sont acheminés grace à un interconnect global (généralement un micro-réseau intégré ou NoC).

Ce regroupement en clusters répond généralement à deux objectifs:

• D'un point de vue architecture, regrouper dans un même cluster les composants qui communiquent beaucoup

entre eux permet de réduire la latence des communications, et de minimiser la consommation. Ce découpage permet également de distribuer la mémoire embarquée, et d'éviter le goulot d'étranglement que constutuerait un unique banc mémoire sur la puce (même si l'accès à la mémoire externe reste un goulot d'étranglement).

• D'un point de vue électrique, le découpage en clusters permet de résoudre en partie les problèmes d'horlogerie, puisque chaque cluster peut être implanté dans un domaine d'horloge séparé (approche GALS : Globally Asynchronous / Locally Synchronous). Le franchissement des frontières d'horlogre est alors la responsabilité du micro-réseau assurant les communications inter-clusters.

Pour faciliter le décodage des adresses, on décompose les bits de poids fort de l'adresse VCI en deux champs GADR et LADR, de telle sorte que le décodage du champs GADR définisse complêtement le numéro du cluster cible. Le décodage du champs LADR permet lui de déterminer l'index local de la cible dans un cluster. Le nombre de bits des champs GADR et LADR dépend évidemment du système, mais

GADR

LADR

OFFSET

Cette organisation hiérarchique à deux niveaux impose évidemment que les valeurs des champs GADR des segments associés aux cibles d'un même cluster soient égales entre elles (ou appartiennent à un même ensemble de valeurs caractéristiques de ce cluster)

4 Travail à réaliser

5 Compte-rendu

Il ne vous est pas demandé de compte-rendu pour ce TP, mais on vous demandera une démonstration au début du TP de la semaine suivante...