217 | | Chaque cluster contiendra un processeur MIPS32, un composant ICU, un contrôleur TTY, un TIMER et une mémoire RAM. On se dispensera d'instancier le coprocesseur GCD dans cette architecture. On placera la ROM de boot dans le cluster 3, le contrôleur d'écran graphique FBF dans le cluster 2 le contrôleur de disque IOC dans le cluster 0, et le contrôleur DMA dans le cluster 1. |
| 217 | Chaque cluster contiendra un processeur MIPS32, un composant ICU, un contrôleur TTY, un TIMER et une mémoire RAM. |
| 218 | * On se dispensera d'instancier le coprocesseur GCD dans cette architecture. |
| 219 | * On placera le contrôleur de disque IOC dans le cluster 0. |
| 220 | * On placera le contrôleur DMA dans le cluster 1. |
| 221 | * On placera le contrôleur d'écran graphique FBF dans le cluster 2. |
| 222 | * On placera la ROM de boot dans le cluster 3. |
244 | | '''Question''' : Proposez des adresses de base pour ces 25 segments, en tenant compte du fait que le crossbar local ne doit décoder que les bits (LADR) de l'adresse, et que le réseau global ne doit décoder que les bits (GADR) de l'adresse. |
245 | | Recommandation : on peut utiliser les 4 bits A[31:28] pour le champs GADR, en considérant que seuls les 2 bits A[29:28] sont |
246 | | réellement discriminants pour désigner le cluster visé. |
| 249 | '''Question''' : Proposez des adresses de base pour ces 25 segments, en tenant compte du fait que le crossbar local ne doit décoder que les bits (LADR) de l'adresse, et que le réseau global ne doit décoder que les bits (GADR) de l'adresse. Tenez compte du fait que dans chaque cluster, il existe au moins un segment appartenant à l'espace ''utilisteur'' (le segment de pile), et trois segments appartenant à l' espace superviseur (les segments associés au TTY, au TIMER et à l'ICU). |
| 250 | Recommandation : on peut utiliser les 4 bits A[31:28] pour le champs GADR, en considérant que seuls les 2 bits A[29:28] sont réellement discriminants pour désigner le cluster visé. |