| | 1 | {{{ |
| | 2 | #!html |
| | 3 | <h1>TP6 : Modélisation TLM/DT </h1> |
| | 4 | }}} |
| | 5 | [[PageOutline]] |
| | 6 | |
| | 7 | = 1 Objectifs = |
| | 8 | |
| | 9 | Le principal objectif de la modélisation TLM/DT est d'accélérer la vitesse de simulation du |
| | 10 | prototype virtuel, au prix d'une légère perte de précision temporelle. Ce typte de modélisation est particulièrement important dans le cas d'architectures multi-processeurs complexes, et on va donc modéliser |
| | 11 | en TLM/DT l'architecture quadri-clusters du TP5 dont le schéma est rappellé ci-dessous: |
| | 12 | |
| | 13 | [[Image(soclib_tp5_multi.png)]] |
| | 14 | |
| | 15 | = 2 Top-Cell TLM/DT = |
| | 16 | |
| | 17 | Pour chaque composant matériel de la bibliothèque !SoCLib, il existe en principe deux modèles de simulation: |
| | 18 | un modèle CABA (que vous connaissez délà), et un modèle de simulation TLM/DT. |
| | 19 | |
| | 20 | Comme les communications entre composants en TLM-DT utilisent des appels de fonctions et non des |
| | 21 | signaux, la top-cell décrivant l'architecture matérielle à simuler doit être modifiée. |
| | 22 | |
