Changes between Version 11 and Version 12 of SoclibCourseTp6

Timestamp:

Jan 2, 2011, 5:52:31 PM (14 years ago)

Author:

alain

Comment:

--

SoclibCourseTp6

@@ -16 +16 @@
 = 2 Top-Cell TLM-DT =
 
-Pour chaque composant matériel de la bibliothèque !SoCLib, il existe en principe deux modèles de simulation:
+Pour chaque composant matériel de la bibliothèque SoCLib, il existe en principe deux modèles de simulation:
 un modèle CABA (que vous connaissez délà), et un modèle de simulation TLM-DT. 
 
@@ -52 +52 @@
 }}}
 
-Dans la modélisation CABA, les signaux CK et RESETN sont des signaux multi-points. Ces deux signaux
-ne sont plus utilisés dans la modélisation TLM-DT. Tous les autres signaux sont des connexions bi-points,
-qui s'expriment très simplement en TLM-DT... sauf les signaux connectées aux ports d'entrée IRQ[1] à IRQ[5]
-des processeurs. En effet, seule l'enrée IRQ[0] est utilisée, et les 5 autres entrées doivent être connectées à un ''signal'' ayant la valeur '''false'''.
+ * Les signaux CK et RESETN sont des signaux multi-points. Ces deux signaux ne sont plus représentés explicitement dans la modélisation TLM-DT. 
+ * Les signaux VCI sont des connexions point-à-points, qui s'expriment très simplement en TLM-DT.
+ * Les signaux correspondant à des lignes d'interruption sont également des signaux point-à-point. 
+
+Les entrée IRQ[1] à IRQ[5] des processeurs posent un problème particulier, car, seule l'enrée IRQ[0] est utilisée, et les 5 autres entrées doivent être connectées à un signal ayant la valeur ''false''.
 
 Pour modéliser un signal (ou plusieurs signaux) possédant une valeur constante false, on instancie dans chaque cluster un pseudo-composant matériel '''!VciBlackhole''' possédant le nombre de ports de sortie nécéssaires :