Changes between Version 17 and Version 18 of SoclibCourseTp6

Timestamp:

Jan 9, 2011, 8:07:59 PM (14 years ago)

Author:

alain

Comment:

--

SoclibCourseTp6

@@ -7 +7 @@
 = 1 Objectifs =
 
-L'objectif de ce TP est d'analyser en détail le modèle SystemC CABA d'un ''vrai'' composant matériel complexe.
+L'objectif de ce TP est d'analyser en détail le modèle SystemC CABA d'un composant matériel complexe.
 On va analyser le composant  '''!VciXcacheWrapper''', dont l'architecture interne a été présentée dans le
 cours MPSOC. Ce composant contient quatre automates fonctionnant en parallèle (DCACHE_FSM, ICACHE_FSM,
@@ -15 +15 @@
 Ce tampon est accédé par les trois automates DCACHE_FSM, CMD_FSM et RSP_FSM.
 
-On souhaite modifier le composant '''!VciXcacheWrapper''' pour qu'il utilise un tampon d'écritures postées
-plus évolué, supportant plusieurs transactions VCI simultanées, et on veut évaluer le gain en performance obtenu.
+Après avoir analysé en détail le comportement du composant '''!VciXcacheWrapper''', on souhaite le modifier 
+pour qu'il utilise un tampon d'écritures postées plus évolué, supportant plusieurs transactions VCI simultanées, 
+et on  évaluera expérimentalement le gain en performance obtenu.
 
 = 2 Analyse du composant !VciXcacheWrapper =