Changes between Version 24 and Version 25 of SoclibCourseTp6


Ignore:
Timestamp:
Jan 22, 2011, 4:51:19 PM (14 years ago)
Author:
alain
Comment:

--

Legend:

Unmodified
Added
Removed
Modified

  • SoclibCourseTp6

    v24 v25  
    5151Il faut vraiment aller regarder dans le code du contrôleur de cache pour répondre aux questions suivantes:
    5252
    53 '''Question''' : Comment est implémenté l'interface entre le cache et le processeur?
     53'''Question''' : Comment est implémenté l'interface entre le contrôleur de cache et l'ISS (Instruction Set Simulator) représentant le processeur?
    5454
    5555'''Question''' : Quels sont les deux conditions de sortie de l'état IDLE de l'automate ICACHE_FSM ?
    … …  
    5757'''Question''' : Si la réponse VCI à une lecture d'instruction signale une erreur d'adressage, comment cette erreur est-elle
    5858sinalée au processeur?
    59  
    60 '''Question''' : Quels sont les six conditions de sortie de l'état IDLE de l'automate DCACHE_FSM ? Quelles sont les deux
    61 requêtes spéciales(autres que des lectures ou des écritures en mémoire) qui sont acceptées par ce composant ?
     59
     60'''Question''' : Quelles sont les six conditions de sortie de l'état IDLE de l'automate DCACHE_FSM ? Quelles sont les deux
     61requêtes spéciales (autres que des lectures ou des écritures en mémoire) qui sont acceptées par ce composant ?
    6262
    6363'''Question''' : Si la réponse VCI à une lecture de donnée signale une erreur d'adressage, comment cette erreur est-elle