Changes between Version 32 and Version 33 of SoclibCourseTp6
- Timestamp:
- Dec 27, 2013, 8:44:47 PM (11 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
SoclibCourseTp6
v32 v33 43 43 '''Question''' : Comment est implémenté l'interface entre le contrôleur de cache et l'ISS (Instruction Set Simulator) représentant le processeur? 44 44 45 == automate ICACHE==45 == __automate ICACHE__ == 46 46 47 47 '''Question''' : Quels sont les conditions de sortie vers les deux états successeurs possibles de l'état IDLE de l'automate ICACHE_FSM ? … … 55 55 '''Question''' : représentez le graphe des transitions de l'automate ICACHE. 56 56 57 == automate DCACHE==57 == __automate DCACHE__ == 58 58 59 59 '''Question''' : Quelles sont les conditions de sortie vers les six états successeurs possibles de l'état IDLE de l'automate DCACHE_FSM ? Quelles sont les deux requêtes spéciales (autres que des lectures ou des écritures en mémoire) qui sont acceptées par ce composant ? … … 69 69 '''Question''' : représentez le graphe des transitions de l'automate DCACHE. 70 70 71 == automate VCI_CMD==71 == __automate VCI_CMD__ == 72 72 73 73 '''Question''' : L'automate VCI_CMD peut être décrit comme un serveur. Quels sont ses clients? Quelle est la politique de priorité implémentée par ce contrôleur en cas de requête simultanée par différents clients? … … 81 81 '''Question''' : représentez le graphe des transitions de l'automate VCI_CMD. 82 82 83 == automate VCI_RSP==83 == __automate VCI_RSP__ == 84 84 85 85 '''Question''' : Quelles sont les conditions de sortie vers les états successeurs de l'état IDLE?
