Changes between Version 42 and Version 43 of SoclibCourseTp6


Ignore:
Timestamp:
Nov 4, 2014, 1:09:14 PM (10 years ago)
Author:
alain
Comment:

--

Legend:

Unmodified
Added
Removed
Modified

  • SoclibCourseTp6

    v42 v43  
    77= 1 Objectifs =
    88
    9 L'objectif de ce TP est d'analyser en détail le modèle du composant  '''!VciXcacheWrapper''', dont l'architecture interne a été présentée dans le cours MPSOC. Ce composant contient quatre automates fonctionnant en parallèle (DCACHE_FSM, ICACHE_FSM, CMD_FSM et RSP_FSM), qui communiquent entre eux par des registres protégés par des bascules de type SET/RESET.
     9L'objectif de ce TP est d'analyser en détail le modèle du composant  '''!VciXcacheWrapper''', dont l'architecture interne a été présentée en cours. Ce composant contient quatre automates fonctionnant en parallèle (DCACHE_FSM, ICACHE_FSM, CMD_FSM et RSP_FSM), qui communiquent entre eux par des registres protégés par des bascules de type SET/RESET.
    1010
    1111Il contient un tampon d'écriture postées, qui ne permet qu'une seule transaction d'écriture VCI à la fois.
    … …  
    1313
    1414Après avoir analysé en détail le comportement du composant '''!VciXcacheWrapper''', on souhaite le modifier
    15 pour qu'il utilise un tampon d'écritures postées plus évolué, supportant plusieurs transactions VCI simultanées,
     15pour qu'il utilise un tampon d'écritures postées plus évolué, supportant plusieurs transactions d'écriture simultanées,
    1616et on  évaluera expérimentalement le gain en performance obtenu.
    1717